做设计服务，芯片厂商吃肉我喝汤？-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

随着晶片设计愈趋困难，过去半导体产业兴起了一个次产业为“设计服务”，其主要任务是要协助晶片业者减少设计时间与成本，以便在适当的时间点推出产品来因应市场需求，这类业者当以台湾的智原与创意电子等公司为代表，不过这类业务并非只是台湾业者的专长，来自于美国的Synapse Design，成立于2003年，同样也是扮演设计服务的角色，所服务的客户与应用种类相当广泛且多元。

Synapse Design执行长Satish Bagalkotkar表示，Synapse Design的客户群就包含了华为、ST（意法半导体）、Broadcom（博通）、三星、AMD、TI（德州仪器）、飞思卡尔与ARM等，应用领域就涵盖了行动运算、网路、储存、多媒体、车用电子与物联网等。

左为Synapse Design营运长暨共同创办人Devesh Gautam，右为Synapse Design执行长Satish Bagalkotkar

在先进制程方面，也有为产业界所熟知的14与16奈米FinFET、ST独有的FD-SOI技术等，Satish Bagalkotkar进一步谈到，Synapse Design一直与合作伙伴保持相当密切的合作，当然这也包括了下一世代的先进技术。除此之外，Synapse Design在软体的投入也不遣余力，希望能协助客户在晶片设计上能达到最佳化。

Satish Bagalkotkar不讳言，市场所为人熟知的处理器IP供应商都是Synapse Design的合作伙伴。但如何将不同属性的处理器IP整合在SOC（System On Chip；系统单晶片）中，并加以最佳化，这就是一门学问了。

Satish Bagalkotkar表示，Synapse Design所提供的STEM（Synapse Design Tool Execution Manager）可以针对不同的处理器搭配组合，客户能就各方面的表现上进行审视，在满足自有的系统需求，挑选最合适的组合。他也指出，即便是MCU（微控制器）业者，也可能会有SOC的设计需求，而这几年ARM所推出的64位元架构，Synapse Design也有支援，目前有不少客户正在积极投入64位元的设计。

关键字：STEM 处理器IP Synapse Design 晶片设计先进制程引用地址：做设计服务，芯片厂商吃肉我喝汤？

上一篇：移动处理器市场争夺频现，抢占LTE高地
下一篇：µTrace支持最新的ARM Cortex-M7处理器

推荐阅读最新更新时间：2024-03-16 13:42

是德科技推出全新PathWave Design 2020软件套件

加速设计工作流程，缩短设置时间，自动执行日常任务，提供更快的模拟和分析功能。日前，是德科技宣布推出全新PathWave Design 2020软件套件，其中包括： PathWave高级设计系统（ADS）2020，PathWave RFIC设计（GoldenGate）2020，PathWave系统设计（SystemVue）2020和PathWave RF Synthesis（Genesys）2020。技术正在推动电子设计不断向前发展，诸如电池寿命更长，组件更小，集成度更高等。随着数据量的不断增加，设计要求的复杂性也在不断增加，然而分析和关联这些数据需要多个非集成的设计工具，这些工具会产生不必要的复杂性。事实上，在Keysig

[测试测量]

Tensilica授权富士通音频、基带DSP和数据处理器IP核

Tensilica 日前宣布，富士通与 Tensilica 签署了一项多年的合作协议，授权富士通使用音频、基带 DSP (数字信号处理器)和数据处理器(DPU) IP核， Tensilica DPU IP核结合了高性能 DSP 和嵌入式控制处理器的功能，在相同的功耗水平下，可以提供超乎普通 DSP 和嵌入式控制处理器数十倍的性能。该协议赋予富士通所有部门使用 Tensilica IP核的权限。　　富士通移动电话部门总裁Minoru Sakata表示：“在开发富士通下一代高性能移动终端的过程中，得益于 Tensilica 的技术，使得我们的移动终端具备高性能、低功耗，并且能够快速面市。这也是我们下定决心拓展富

[嵌入式]

Atmel和Lead Tech Design合作开发基于AT91CAP可定制微控制器的视频SoC

Lead Tech Design负责视频专业技术和IP构件，爱特梅尔则提供可定制微控制器解决方案爱特梅尔公司 (Atmel Corporation) 和法国 Lead Tech Design (LTD) 宣布达成一项合作协议，将携手为其共同的客户开发视频系统级芯片 (systems-on-chip, SoC)。此项合作将以爱特梅尔的AT91CAP可定制微控制器为基础，并结合LTD的视频设计专业技术及其硬件和软件IP构件，创造双赢局面。按照该项协议，LTD将负责直接与客户沟通，把客户的设计技术要求转换成AT91CAP可定制微控制器的金属可编程部分的网表 (netlist)，并利用LTD 广泛的视频信号处理功能库组合所需的IP

[焦点新闻]

UltraSoC宣布提供业界首款RISC-V处理器跟踪IP产品

嵌入式分析技术开发商 UltraSoC 日前宣布：其RISC-V处理器跟踪解决方案开始全面供货，这是业界首款商用RISC-V处理器跟踪IP产品，也是RISC-V生态系统中关键的推动性技术。该跟踪功能的加入意味着UltraSoC可以提供最全面的RISC-V商业化调试解决方案。去年6月，UltraSoC公司已宣布计划开发处理器跟踪技术，当时还详细公布了一种跟踪技术规范，并考虑将其作为RISC-V开放标准的一部分。 UltraSoC的解决方案得到了包括晶心科技（Andes Technology）、Codasip、美高森美（Microsemi）、Roa Logic、SiFive和Syntacore等在内的主要RISC-V处理器供

[半导体设计/制造]

AVR IP核复用的FSPLC微处理器SOC设计

1 引言随着芯片集成程度的飞速提高，一个电子系统或分系统可以完全集成在一个芯片上，IC产业中形成了以片上系统SOC(System-on-Chip)技术为主的设计方式。同时IC设计能力和EDA工具却相对落后于半导体工艺技术的发展，两者之间日益加剧的差距已经成为SOC技术发展过程中一个突出的障碍。采用基于IP复用技术进行设计是减小这一差距惟一有效的途径，IP复用技术包括两个方面的内容:IP核生成和IP核复用。文中采用IP核复用方法和SOC技术基于AVR 8位微处理器AT90S1200IP Core设计专用PLC微处理器FSPLCSOC模块。 2 IP核复用 IP核复用(IP Core Reuse)是指在集成电路设计过程中，通

[单片机]

AVR <font color='red'>IP</font>核复用的FSPLC微<font color='red'>处理器</font>SOC<font color='red'>设计</font>

台积电VLSI研讨会发表了多篇先进制程论文

晶圆代工厂台积电今（6）日宣布将在日本举办的2019年VLSI技术及电路研讨会（2019 Symposia on VLSI Technology & Circuits）发表新兴存储器、二维材料及系统整合技术研究论文。技术研究副总经理黄汉森表示，对VLSI研讨会亮点展示公司论文、受邀阐述研究成果感到无比荣幸。论文均是公司研究人员及年轻优秀工程师的心血结晶，台积电将持续实现技术领先的承诺，对未来持续提供优异技术很有信心。根据台积电提供资料，分别在存储器、先进制程与先进封装上各有领先技术发表。存储器部分，该篇论文中陈述台积电所开发的焊锡回焊（Solder Reflow）能力的22纳米eMRAM技术，该技术可在封装过程中承受焊锡高温，

[手机便携]

晶圆代工成熟制程大降价，联电、世界先进、力积电抢救产能利用率

11 月 13 日消息，据台湾经济日报，晶圆代工成熟制程厂商正面临产能利用率六成保卫战。据称，联电、世界先进及力积电等厂商为了抢救产能利用率，已经大幅降低明年第一季度的代工报价，降幅达二位数，专案客户降幅更高达 15% 至 20%，试图“以价换量”，甚至已经有厂商杀红眼。业界人士透露，目前除了台积电报价仍坚挺外，其他厂商几乎无一幸免。据介绍，消费性客户投片需求低，而专攻 8 英寸晶圆代工成熟制程的厂商受影响最大，例如电源管理 IC、驱动 IC 及微控制器（MCU）等芯片库存水位仍保持较高水平，且部分产品已经转投 12 英寸，让 8 英寸晶圆代工厂产能利用率近期一直维持在低水位。业界人士指出，台积电有先进制程撑腰，可以将其和

[半导体设计/制造]

CEVA发布第四代图像视觉处理器IP产品CEVA-XM4

全新CEVA-XM4图像和计算机视觉IP促进嵌入式机器视觉进一步接近人类视觉能力，并实现：实时3D深度图和点云数据（Point Cloud）生成用于目标识别和语义环境认知(context awareness)的深度学习和神经网络算法用于图像增强的计算图像学功能，包括变焦、图像稳定、降噪和低照度增强功能全球领先的用于蜂窝通信、多媒体和无线连接的DSP IP平台授权厂商CEVA公司发布第四代图像和计算机视觉处理器IP产品CEVA-XM4。基于CEVA-MM3101所取得的成功，CEVA-XM4具备特别功能，以应对在嵌入式系统中实现高能效的类似人类的智能视觉和图像感知功能所面对的重大挑战。在智

[嵌入式]