Verilog乘法运算结果为0问题的解决-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

原Verilog程序如下：

wire [22:0] Total_Max;

reg [23:0] Mixed_Max;

wire [23:0] overflow_elim;

assign overflow_elim = mixed_audio[23:0] * Total_Max/Mixed_Max;

仿真之后得出的结果overflow_elim 总是0。

于是将overflow_elim 的位宽从24bit增加到48bit，即：

wire [47:0] overflow_elim;

然后就能出线正确的结果。

这其中的思想应该和软件是一致的，需要足够的存储空间来存储mixed_audio[23:0] * Total_Max的计算结果。

Total_Max是23bit的数，因此和mixed_audio相乘之后的最大值为48bit。然后在进行除法操作

关键字：Verilog 乘法运算引用地址：Verilog乘法运算结果为0问题的解决

上一篇：单片机电子钟程序完美版(带闹钟温度功能)
下一篇：堆栈的深入个人理解

推荐阅读最新更新时间：2024-03-16 13:51

基于Verilog-HDL的轴承振动噪声电压峰值检测

摘要：介绍模拟峰值电压的检测方式，叙述基于Verilog-HDL与高速A/D转换器相结合所实现的数字式快速轴承噪声检测方法，给出相关的Verilog-HDL主模块部分。关键词：峰值检测传感器 Verilog-HDL A/D转换器引言在轴承生产行业中，轴承振动噪声的峰值检测是一项重要的指标。以往，该检测都是采用传统的模拟电路方法，很难做到1：1地捕捉和保持较窄的随机波形的最大正峰值。本文叙述了基于Verilog-HDL与高速A/D转换器相结合所实现的快速轴承噪声检测方法。 1 振动噪声电压峰值检测方案的确定 1.1 轴承振动噪声的产生及检测图1是轴承振动噪声电压峰值检测系统的示意图。由于加工设备、技术、环境等因素的影响，

[半导体设计/制造]

用右移加法做乘法运算（65535*65535）

ORG 0000H JMP A1 ORG 002BH A1: MOV R0,#0;数据处理寄存器高位（乘积高8位） MOV R1,#0;数据处理寄存器低位（乘积高中8位） MOV R2,#255;被乘数高位（乘积低中8位） MOV R3,#255;被乘数低位（乘积低8位） MOV R4,#255;乘数高位 MOV R5,#255;乘数低位 MOV 30H,#16;循环次数--8位二进制数相乘8次4位则4次 A2: CLR C;清C MOV A,R3; JNB ACC.0,A3;判断被乘数第0位是否为0是则不用相加 MOV A,R1;不为0则相加 ADD A,R5;乘数低位与处理后数据低位相加 MOV

[单片机]

如何利用乘法DAC和运算放大器提供可编程增益

电路功能与优势本电路利用乘法DAC和运算放大器提供可编程增益功能。最大增益值和温度系数由外部电阻设置，可编程增益的分辨率由DAC的分辨率设置。图1：采用电流输出DAC的可编程增益电路（原理示意图）电路描述图1所示电路就是推荐用来提高电路增益的方法。R1、R2和R3应具有相似的温度系数，但不必与DAC的温度系数相匹配。在要求增益大于1的电路中，推荐使用这种方法。增益为： VOUT = −Gain × VIN × （D/2N）其中D为载入DAC数字字的小数表示，n为位数： D = 0 to 255 （8位 AD5426）; D = 0 to 1023 （10位 AD5432）; and D = 0 to

[模拟电子]