W5300E01-ARM用户手册版本1.0（二）-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

本用户手册将为大家介绍W5300E01-ARM，它是W5300基于ARM920T的功能评估测试板。共分为9大板块，包括有概述、产品说明、硬件设计向导、板操作、配置开发环境、Linux 内核补丁与编译、根文件系统、启动程序及附录等。上一篇博文里我们为大家介绍了概述、产品说明及硬件设计向导的部分内容，现在我们为大家介绍第二部分包括硬件设计向导的剩余部分，希望对大家有帮助。

第一部分在这里：http://blog.sina.com.cn/s/blog_7db004290101669t.html

3.2块描述

W5300E01-ARM可以被分为以下几部分。

S3C2410A 系统模块

SDRAM

NAND闪存ROM

WIZ830MJ模块

字符 LCD

RS-232C 串口

USB 主机 / 设备端口

JTAG 接口

编译用的LED & Tact开关

扩展端口接口

功率模块

3.2.1 S3C2410A 系统模块

为了能够支持NAND闪存的引导装载程序，三星S3C2410A处理器包含了被称为Steppingstone的SRAM缓存。

W5300E01-ARM平台在启动存储器中使用NAND闪存ROM，通过下拉S3C2410A的OM0和OM1引脚接地来实现NAND闪存初始化启动。

由于上电复位IC是为用户手动复位安装的，可以在板子运行的时候通过使用tact开关进行手动复位。

3.2.2 SDRAM

64MB的SDRAM用于S3C2410A处理器的外部存储器，并为操作系统的运行和用户应用提供足够的空间。

3.2.3 NAND 闪存 ROM

64MB的NAND闪存ROM用于S3C2410A的外部程序存储器和非易失性存储设备。基本上，Linux启动程序、内核和文件系统都在这个闪存ROM中进行编程。另外，在这个闪存ROM中还嵌入了web服务器（利用W5300 TCP/IP），额外的空间可以提供给用户数据字段。

3.2.4 WIZ830MJ模块

WIZ830MJ是具有W5300 TCP/IP芯片和RJ-45接口（具有变压器）的以太网模块。WIZ830MJ和底板是通过高度为2.54mm的接口连接，如<表 3>所示。

使用J8接口，可以配置WIZ830MJ中W5300的数据总线宽度；使用2个引脚跳线连接J8的引脚1和引脚2，可以配置16位数据总线宽度；通过连接引脚2和引脚3，可以配置8位总线宽度。

3.2.5 RS-232C 串口

S3C2410A处理器支持的3个UARTs信道，RS-232C串口是UART 0信道的接口，剩下的2个信道通过扩展端口用于扩展

W5300E01-ARM平台基本上使用9引脚的DSUB阳极类型接口。

3.2.6 USB主机 / 设备端口

我们为测试USB主机提供A类型主机接头，为S3C2410支持的USB设备（子设备）接口提供Mini类型设备接头。

因为Linux基本上支持USB主机驱动，就可以通过连接W5300E01-ARM平台测试各种USB设备。通过USB设备驱动，Linux支持设备和PC之间的连接。[page]

3.2.7 JTAG 接口

通过JTAG接口，就可以将启动向导写入NAND闪存ROM中，通过JTAG编译设备可以对接口进行编译。如果安装了20引脚的JTAG接头，一般的JTAG设备连接都没有问题。

3.2.8调试用的LED和Tact 开关

使用2个LED和2个Tact开关连接EINT/GPIO，可以进行简单的编译。

3.2.9字符 LCD

字符LCD用于显示调试状态和系统状态。

字符LCD接口（J7）的引脚描述如下所示。

引脚号	W5300E01-ARM B/D引脚名称 / LCD 引脚名称	作用	描述
1	GND / VSS		信号接地
2	5V / VDD	I	LCD供电
3	V0 / V0	I	LCD驱动电压
4	A1 / RS	I	数据 / 指令寄存器选择
5	A2 / RW	I	读/写
6	LCD_E / E	I	可用信号，开始数据读/写
7~14	D0 / DB0~D7 / DB7	I/O	数据总线
15	5V / LED A	O	LED 阳极供电+
16	GND / LED K	O	LED 阴极，接地 0V

表3-1 : LCD 引脚描述

安装在3.3V（I/O接口电压电平）和5V（LCD操作电压电平）之间可以稳定操作74LBC4245双向电平移位器，可以通过双向缓冲器检测LCD的Busy标志位让操作更可靠。

低活性芯片通过逆变器选择S3C2410A的信号位转换成高活性，并用于LCD可用信号。

想了解更多LCD的操作细节，参见LCD数据手册（LC1624(R2).pdf）。

3.2.10电源框图

通过5V/2A的电源适配器给W5300E01-ARM供电，内部电源为5V、3V和1.8V。想了解每个电源的详细情况，参见原理图或‘3.1.2 电源框图’。

通过电源开关（SW1）可以控制5V电源适配器的输入电压，为了防止电压过大造成模块损坏，我们在模块中应用了Poly-Fuse(F1)。

3.2.11扩展端口接口

设计扩展端口接口是为了方便用户添加S3C2410A处理器提供的功能（W5300E01-ARM不提供）。

[page]

表3-2 : 扩展板接口引脚描述

3.3原理图

3.3.1 W5300E01-ARM底板原理图

参见光盘中的 ‘W5300E01-ARM_V1.0.DSN’ 文件。

3.3.2 WIZ830MJ模块原理图

参见光盘中的 ‘WIZ830MJ_R10.DSN’ 文件。

3.4零件清单

3.4.1 W5300E01-ARM 零件清单

参见光盘中的 ‘W5300E01-ARM V1.0 PARTLIST.PDF’文件。

3.4.2 WIZ830MJ模块零件清单

参见光盘中的 ‘WIZ830MJ V1.0 PARTLIST.PDF’文件。

3.5实体规格

3.5.1开发板尺寸

符号	尺寸 (mm)	符号	尺寸 (mm)
A	118.00	I	14.65
B	12.10	J	4.00
C	3.70	K	4.00
D	4.00	L	3.70
E	4.00	M	4.00
F	3.30	N	4.00
G	14.65	O	4.00
H	97.00	P	4.00

图3-6 : W5300E01-ARM开发板尺寸

关键字：W5300E01 ARM 用户手册引用地址：W5300E01-ARM用户手册版本1.0（二）

上一篇：W5300E01-ARM用户手册版本1.0（一）
下一篇：W5300E01-ARM用户手册版本1.0（三）

推荐阅读最新更新时间：2024-03-16 14:33

ARM RO、RW、ZI解释

一般而言，一个程序包括只读的代码段和可读写的数据段。在ARM的集成开发环境中，只读的代码段和常量被称作RO段(ReadOnly)；可读写的全局变量和静态变量被称作RW段(ReadWrite)；RW段中要被初始化为零的变量被称为ZI段(ZeroInit)。对于嵌入式系统而言，程序映象都是存储在Flash存储器等一些非易失性器件中的，而在运行时，程序中的RW段必须重新装载到可读写的RAM中。这就涉及到程序的加载时域和运行时域。简单来说，程序的加载时域就是指程序烧入Flash中的状态，运行时域是指程序执行时的状态。对于比较简单的情况，可以在ADS集成开发环境的ARM LINKER选项中指定RO BASE和RW BASE，告知连接器RO和R

[单片机]

英伟达承诺会否解决收购Arm面临的三大质疑？

9月14日，英伟达宣布以最高400亿美元的价格收购软银所持的全部Arm股权。如果交易达成将创下半导体并购历史上最大规模的交易金额，超过2015年安华高370亿美元收购博通创下的纪录，而以失败告终的高通收购恩智浦案则高达440亿美元。英伟达CEO黄仁勋在公开信中指出，英伟达收购Arm，将打造出AI时代世界顶级的计算公司。在此之前，这桩交易被大多数人认为是不太可能会发生的。这是由于Arm作为一家半导体产业链顶端的IP授权公司，全球主要的芯片公司都是Arm的客户，包括苹果、三星、英伟达、高通、TI、海思等。如果其中一家收购了Arm，就会改变自己与众多对手的关系，Arm如何继续保持其中立性是非常值得怀疑的。在经历了苹果、三星、高通等

[手机便携]

ARM笔记：裸机实验之存储控制器

S3C2440中共有8个bank每个bank的地址空间为128MB，总共1GB。bank0数据位宽是由硬件选择，其他可由设置相应寄存器来改变。bank0－bank5支持外接ROM和SRAM，bank6和bank7还支持SDRAM（即开发板上的内存），且bank6和bank7的地址空间大小是可变的。 S3C2440对外引出27根地址线ADDR0－ADDR26，访问空间128MB。同时还引出nGCS0-nGCS7，对应bank0－bank7，当访问相应bank时。相应的nGCSx输出低电平选中外设。地址分布图如下。 Steppingstone是cpu内部的RAM有4KB。当cpu上电时硬件选择了从Nand flash启动

[单片机]

<font color='red'>ARM</font>笔记：裸机实验之存储控制器

ARM处理器芯片选型指南

要选好一款处理器，要考虑的因素很多，不单单是纯粹的硬件接口，还需要考虑相关的操作系统、配套的开发工具、仿真器，以及工程师微处理器的经验和软件支持情况等。微处理器选型是否得当，将决定项目成败。当然，并不是说选好微处理器，就意味着成功，因为项目的成败取决于许多因素;但可以肯定的一点是，微处理器选型不当，将会给项目带来无限的烦恼，甚至导致项目的流产。 1 嵌入式微处理器选型的考虑因素在产品开发中，作为核心芯片的微处理器，其自身的功能、性能、可靠性被寄予厚望，因为它的资源越丰富、自带功能越强大，产品开发周期就越短，项目成功率就越高。但是，任何一款微处理器都不可能尽善尽美，满足每个用户的需要，所以这就涉及选型的问题。 (1)应用领域

[单片机]

ARM7、ARM9、ARM11、ARM-Cortex的关系

1. ARM7、ARM9、ARM11、ARM-Cortex的关系 ARM7：ARMv4架构，ARM9：ARMv5架构，ARM11：ARMv6架构，ARM-Cortex 系列：ARMv7架构 ARM7没有MMU(内存管理单元)，只能叫做MCU（微控制器），不能运行诸如Linux、WinCE等这些现代的多用户多进程操作系统，因为运行这些系统需要MMU，才能给每个用户进程分配进程自己独立的地址空间。ucOS、ucLinux这些精简实时的RTOS不需要MMU，当然可以在ARM7上运行。 ARM9、ARM11，是嵌入式CPU（处理器），带有MMU，可以运行诸如Linux等多用户多进程的操作系统，应用场合也不同于ARM7。到了ARM

[单片机]

基于DSP和ARM的音频处理系统的设计

1 引言随着计算机技术、电子技术和通信技术的迅猛发展，音频处理技术也在众多领域得到广泛应用。如通信领域中的手机、IP电话，消费类电子产品中的MP3和CD播放器以及控制领域中的语音识别、声控系统等。针对DSP强大的数字信号处理能力和ARM处理器良好的实时性能，结合音频编解码芯片TLV320AIC23的接口特点，本文阐述了由三者组成的音频处理系统的硬件接口设计和软件编程，提供了有效和实用的音频处理系统方案。 TLV320AIC23（简称AIC23）是TI公司的一款高性能立体声音频编解码器Codec芯片。其内部集成的模数转换器（ADCs）和数模转换器（DACs）采用了带有过采样数字插补滤波的多位Sigma-Delta技术。数

[单片机]

基于DSP和<font color='red'>ARM</font>的音频处理系统的设计

2011年ARM开发者大会系列：ARM Techcon系列之Synopsys

Synopsys是为全球设计提供设计自动化()的主导企业。为全球电子市场提供技术先进的IC设计与验证平台，致力于复杂的芯片上系统(SoC)的开发。

[机器人]

ARM设计的FPGA可重构配置方法的实现及应用

随着半导体工艺技术的迅猛发展，现场可编程逻辑器件FPGA的集成度迅速提高，已达到百万门量级，与此同时，FPGA中的逻辑资源也日益丰富，使得基于FPGA的片上系统设计成为可能．基于FPGA的片上系统设计因其具有开发周期短，设计成本低，软硬件可编程，系统设计灵活、可裁减、可扩充、可升级等优点正在成为电子系统设计的研究热点，且已经在通讯、工控等领域得到实际应用．目前FPGA从实现技术上进行分类，可以分为基于查找表(LuT，k—up table)技术，SRAM工艺的FPGA、基于nash技术的FPGA和基于反熔丝(Anti—fuse)技术的FPGA，而使用最多的还是基于SRAM工艺的FPGA，如Altem的Cycl0ne和S

[单片机]