STM32学习笔记：ADC理解

ADC 简介

12 位 ADC 是逐次趋近型模数转换器。它具有多达 19 个复用通道，可测量来自 16 个外部 源、两个内部源和 VBAT 通道的信号。这些通道的 A/D 转换可在单次、连续、扫描或不连续 采样模式下进行。ADC 的结果存储在一个左对齐或右对齐的 16 位数据寄存器中。

ADC 主要特性

可配置 12 位、10 位、8 位或 6 位分辨率 

● 在转换结束、注入转换结束以及发生模拟看门狗或溢出事件时产生中断 

● 单次和连续转换模式 

● 用于自动将通道 0 转换为通道“n”的扫描模式 

● 数据对齐以保持内置数据一致性 

● 可独立设置各通道采样时间 

● 外部触发器选项，可为规则转换和注入转换配置极性 

● 不连续采样模式 

● 双重/三重模式（具有 2 个或更多 ADC 的器件提供） 

● 双重/三重 ADC 模式下可配置的 DMA 数据存储 

● 双重/三重交替模式下可配置的转换间延迟 

● ADC 转换类型（参见数据手册） 

● ADC 电源要求：全速运行时为 2.4 V 到 3.6 V，慢速运行时为 1.8 V 

● ADC 输入范围：VREF—  VIN  VREF+ 

● 规则通道转换期间可产生 DMA 请求

单次转换模式

在单次转换模式下，ADC 执行一次转换。CONT 位为 0 时（单次转换模式），可通过以下方式启动此模式： 

● 将 ADC_CR2 寄存器中的 SWSTART 位置 1（仅适用于规则通道） 

● 将 JSWSTART 位置 1（适用于注入通道） 

● 外部触发（适用于规则通道或注入通道） 

完成所选通道的转换之后： 

● 如果转换了规则通道： 

— 转换数据存储在 16 位 ADC_DR 寄存器中 

— EOC（转换结束）标志置 1 

— EOCIE 位置 1 时将产生中断 

● 如果转换了注入通道： 

— 转换数据存储在 16 位 ADC_JDR1 寄存器中 

— JEOC（注入转换结束）标志置 1 

— JEOCIE 位置 1 时将产生中断 

然后，ADC 停止

连续转换模式

在连续转换模式下，ADC 结束一个转换后立即启动一个新的转换。CONT 位为 1 时（连续转换模式），可通过外部触发或将 ADC_CR2 寄存器中的 SWSTRT 位(开始转换规则通道)置 1 来启动此模式（仅适用于规则通道）。 

每次转换之后： 

● 如果转换了规则通道组： 

— 上次转换的数据存储在 16 位 ADC_DR 寄存器中 

— EOC（转换结束）标志置 1 

— EOCIE 位置 1 时将产生中断 

注意：无法连续转换注入通道。连续模式下唯一的例外情况是，注入通道配置为在规则通道之后自动转换（使用 JAUTO 位），请参见自动注入一节。

扫描模式

此模式用于扫描一组模拟通道。 

通过将 ADC_CR1 寄存器中的 SCAN 位置 1 来选择扫描模式。将此位置 1 后，ADC 会扫描 在 ADC_SQRx 寄存器（对于规则通道）或 ADC_JSQR 寄存器（对于注入通道）中选择的 所有通道。为组中的每个通道都执行一次转换。每次转换结束后，会自动转换该组中的下一个通道。如果将 CONT 位置 1(连续转换模式)，规则通道转换不会在组中最后一个所选通道处停止，而是再 次从第一个所选通道继续转换。 

如果将 DMA 位置 1，则在每次规则通道转换之后，均使用直接存储器访问 (DMA) 控制器将 转换自规则通道组的数据（存储在 ADC_DR 寄存器中）传输到 SRAM。 

在以下情况下，ADC_SR 寄存器中的 EOC 位置 1： 

● 如果 EOCS 位清零，在每个规则组序列转换结束时 

● 如果 EOCS 位置 1，在每个规则通道转换结束时 

从注入通道转换的数据始终存储在 ADC_JDRx 寄存器中。

不连续采样模式

规则组

可将 ADC_CR1 寄存器中的 DISCEN 位置 1 来使能此模式。该模式可用于转换含有 n (n ≤ 8) 个转换的短序列，该短序列是在 ADC_SQRx 寄存器中选择的转换序列的一部分。可通过写 入 ADC_CR1 寄存器中的 DISCNUM[2:0] 位来指定 n 的值。 

出现外部触发时，将启动在 ADC_SQRx 寄存器中选择的接下来 n 个转换，直到序列中的所 有转换均完成为止。通过 ADC_SQR1 寄存器中的 L[3:0] 位定义总序列长度。 

示例： 

n = 3，要转换的通道 = 0、1、2、3、6、7、9、10 

第 1 次触发：转换序列 0、1、2 

第 2 次触发：转换序列 3、6、7 

第 3 次触发：转换序列 9、10 并生成 EOC 事件 

第 4 次触发：转换序列 0、1、2 

注意：在不连续采样模式下转换规则组时，不会出现翻转。 

转换完所有子组后，下一个触发信号将启动第一个子组的转换。在上述示例中，第 4 次触发 重新转换了第 1 个子组中的通道 0、1 和 2。

可独立设置各通道采样时间

ADC 会在数个 ADCCLK 周期内对输入电压进行采样，可使用 ADC_SMPR1 和 ADC_SMPR2 寄存器中的 SMP[2:0] 位修改周期数。每个通道均可以使用不同的采样时间进行采样。 

总转换时间的计算公式如下： 

Tconv = 采样时间 + 12 个周期 

示例： 

ADCCLK = 30 MHz 且采样时间 = 3 个周期时： 

Tconv = 3 + 12 = 15 个周期 = 0.5 μs（APB2 为 60 MHz 时）

外部触发转换和触发极性

可以通过外部事件（例如，定时器捕获、EXTI 中断线）触发转换。如果 EXTEN[1:0] 控制位 （对于行规转换）或 JEXTEN[1:0] 位（对于注入转换）不等于“0b00”，则外部事件能够 以所选极性触发转换。表 50 提供了 EXTEN[1:0] 和 JEXTEN[1:0] 值与触发极性之间的对应 关系。 

可通过将 ADC_CR2 寄存器中的 SWSTART（对于规则转换）或 JSWSTART（对于注入转 换）位置 1 来产生软件源触发事件。 

可通过注入触发中断规则组转换。 

注意：可以实时更改触发选择。不过，当更改触发选择时，会在 1 个 APB 时钟周期的时间范围内禁 止触发检测。这是为了避免在转换期间出现意外检测。

数据管理

使用 DMA

由于规则通道组只有一个数据寄存器，因此，对于多个规则通道的转换，使用 DMA 非常有 帮助。这样可以避免丢失在下一次写入之前还未被读出的 ADC_DR 寄存器中的数据。

在使能 DMA 模式的情况下（ADC_CR2 寄存器中的 DMA 位置 1），每完成规则通道组中的 一个通道转换后，都会生成一个 DMA 请求。这样便可将转换的数据从 ADC_DR 寄存器传输 到用软件选择的目标位置。

尽管如此，如果数据丢失（溢出），则会将 ADC_SR 寄存器中的 OVR 位置 1 并生成一个中 断（如果 OVRIE 使能位已置 1）。随后会禁止 DMA 传输并且不再接受 DMA 请求。在这种 情况下，如果生成 DMA 请求，则会中止正在进行的规则转换并忽略之后的规则触发。随后 需要将所使用的 DMA 流中的 OVR 标志和 DMAEN 位清零，并重新初始化 DMA 和 ADC， 以将需要的转换通道数据传输到正确的存储器单元。只有这样，才能恢复转换并再次使能数据传输。注入通道转换不会受到溢出错误的影响。

在 DMA 模式下，当 OVR = 1 时，传送完最后一个有效数据后会阻止 DMA 请求，这意味着 传输到 RAM 的所有数据均被视为有效。

在最后一次 DMA 传输（DMA 控制器的 DMA_SxRTR 寄存器中配置的传输次数）结束时： 

● 如果将 ADC_CR2 寄存器中的 DDS 位清零，则不会向 DMA 控制器发出新的 DMA 请求 

（这可避免产生溢出错误）。不过，硬件不会将 DMA 位清零。必须将该位写入 0 然后 

写入 1 才能启动新的传输。 

● 如果将 DDS 位置 1，则可继续生成请求。从而允许在双缓冲区循环模式下配置 DMA。

要在使用 DMA 时将 ADC 从 OVR 状态中恢复，请按以下步骤操作： 

1.重新初始化 DMA（调整目标地址和 NDTR 计数器） 

2. 将 ADC_SR 寄存器中的 ADC OVR 位清零 

3. 触发 ADC 以开始转换。 

/********************************************************************************************/ 

了解了以上的ADC的理解，对于编程来说是非常有用的。