ARM产品越来越丰富,命名也越来越多。很多朋友提问: ARM内核和架构都是什么意思?内核和架构的关系是什么?比如ARMv7架构,这个架构指的是什么?小编选出了几个精彩回答!希望对嵌友们在选择设计电路时有所帮助~
1.ARM内核:从ARM7、ARM9到Cortex-A7、A8、A9、A12、A15再到Cortex-A53、A57等,总之不同版本 ARM 有不同的想法。比如为高速度设计的Cortex A8、A9都是ARMv7a 架构;Cortex M3、M4是ARMv7m架构;前者是内核,后者是指令集的架构。
2.ARM的架构都是基于RISC指令集而架构的,而其内核只是实现这一指令集的硬件架构的基础,Thumb-2指令集架构(ISA)的子集,包含所有基本的16位 和32位Thumb-2指令、 、哈佛处理器架构,在加载/存储数据的同时能够执行指令取指,带分支预测的三级流水线等。
3.好比你盖房子,刚开始因为水平低流行盖平房,这就是一种架构(V5T),然后这种平房架构你可以设计出一款独立卫生间的款式, 这叫ARM7内核。 然后其他人(芯片设计公司)想盖房子的就买你这个图纸去盖,接着过一段时间,有人觉得光独立卫生间还不够啊, 我还想有个小院子! 好吧,那ARM就满足你们的要求,出个带小院子的款式(ARM9)。
又过了很久, 这种平房的架构就随着大伙的需求一直改啊改啊,后来经过ARM研究发现: 现在大伙盖房子的能力duang duang直升啊(包括工艺、设计能力、时钟主频),只盖这种平房施展不开啊! 好吧,ARM为了不让这帮设计的人闲着,就推出一种二三层楼房的样式, 这因为跟平房设计结构完全不一样嘛, 那就叫一种新的架构(ARMv6),同样这种楼房样式ARM也为大家准备了带游泳池的和带车库的款式(ARM11),好吧继续改啊改啊, 改到后来大家已经开始有能力盖十层以上的大楼了。 ARM一如既往地出了新的款式(ARMv7架构), 这时ARM觉得以前名字都太土鳖了, 什么ARM5、 ARM6、 ARM7—又难听又难记, 我要取个看起来牛逼的名字, 咱至少也算个能设计摩天大楼的主儿了, 于是后面的内核都叫Cortex。
改名只是一部分, 随着这个架构出来后, ARM发现以前用咱们图纸盖出的楼也就做个民宅, 民宅图个啥? 实惠嘛(功耗低)。 现在不一样了,现在咱的图纸盖得楼不仅可以做民宅,还可以做军事基地、 还可以做高档写字楼, 以前这些高级功能的楼房可是只有小英(英特尔)才能设计出来的啊!为了满足这些不同的需求, ARM把这个架构设计出来的款式分成3个系列(M系列、R系列、A系列)。
M系列是为民宅设计的, 因为老百姓图实惠嘛, 这种设计就设计个十层左右(功耗低); R系列是为军事基地设计的, 这种楼设计的也不高— 十层左右吧, 但是关键是要对特殊情况要有快速反应的能力(中断快); 最后A系列是给商业大佬用的, 那当然是要高端大气上档次, 就是要性能高,各种LED灯灯光秀啊都给我上。
关键字:ARM内核 架构
引用地址:
ARM内核和架构都是什么意思,它们到底是什么关系?
推荐阅读最新更新时间:2024-03-16 14:46
ARM Linux内核启动2
上一篇ARM Linux内核启动(1)的衔接。 接着上一篇说,看下面源码: /* * Setup the initial page tables. We only setup the barest * amount which are required to get the kernel running, which * generally means mapping in the kernel code.只创建内核代码的映射 * * r5 = physical address of start of RAM * r6 = physical IO address * r7 = byte offset into pag
[单片机]
arm架构与体系结构
1.cpu与soc 内核版本号与soc版本号由arm公司确定。 芯片型号由各半导体公司确定。 soc包括cpu与一些基本内设。(一般提到CPU都指的是soc,实际上cpu只是soc的一部分)。 RISC与CISC RISC复杂指令集:指令繁多,但是效率高。Intel等桌面pc使用这种指令集。功耗大。 CISC精简指令集: 指令少,但是效率略低。优点是功耗低适合嵌入式设备。 统一编址&独立编址 内存通过CPU的地址总线来寻址定位,然后通过CPU数据总线来读写。CPU的地址总线的位数是CPU设计时确定的,因此一款CPU所能寻址的范围是一定的,而内存是需要占用CPU的寻址空间的。内存与CPU的这种总线式连接方式是一种直接连接
[单片机]
Arteris以分散式可配置半导体架构重新定义高速缓存一致性
美国加利福尼亚州坎贝尔 2016年5月17日 Arteris公司是商用系统级芯片(SoC)互连IP的创新性供应商,今天宣布推出一种半导体设计技术,在用不同供应商的IP设计出高速缓存一致性(Cache Coherent)高效率系统时,它提高了系统级芯片设计师的设计能力。利用这项新技术,推出了业界第一个分散式、异构高速缓存一致性(Cache Coherence)互连,帮助设计人员实现更高的频率,更低的功耗,高效率地生产有特色的系统级芯片,缩短产品进入市场的时间。这种系统级芯片跨越多个设计领域,如移动设备、高清晰度电视、企业级存储、汽车的先进驾驶辅助系统(ADAS)、微服务器和网络等市场。 Arteris的设计团队开发出一种全新架构,
[手机便携]
ARM体系架构下的同步操作
处理器在访问共享资源时,必须对临界区进行同步,即保证同一时间内,只有一个对临界区的访问者。 当共享资源为一内存地址时,原子操作是对该类型共享资源同步访问的最佳方式。 随着应用的日益复杂和SMP的广泛使用,处理器都开始提供硬件同步原语以支持原子地更新内存地址。 CISC处理器比如IA32,可以提供单独的多种原子指令完成复杂的原子操作,由处理器保证读-修改-写回过程的原子性。 而RISC则不同,由于除Load和Store的所有操作都必须在寄存器中完成, 如何保证从装载内存地址到寄存器,到修改寄存器中的值,再到将寄存器中的值写回内存中可以原子性的完成,便成为了处理器设计的关键。 从ARMv6架构开始,ARM处理器提供了Exclu
[单片机]
GF推出用于下一代移动设备晶体管架构
中国上海,2012年9月21日——GLOBALFOUNDRIES 推出一项专为快速增长的移动市场的最新科技,进一步拓展其顶尖的技术线路图。GLOBALFOUNDRIES 14 nm-XM技术将为客户展现三维 “FinFET”晶体管的性能和功耗优势,不仅风险更低,而且能够更快速地推向市场,从而帮助无晶圆厂生态系统在保持其移动市场领先地位的同时,开发新一代智能移动设备。
XM是eXtreme Mobility 的缩写,作为业界领先的非平面结构,它真正为移动系统级芯片(SoC)设计做了优化,能提供从晶体管到系统级的全方位产品解决方案。与目前20纳米节点的二维平面晶体管相比,该技术可望实现电池功耗效率提升 40%~60%。
[手机便携]
STM32架构受肯定 意法半导体稳居市场龙头
自从苹果电脑与宏达电不约而同于2008年推出划时代的新一代智慧型手机后,不仅引爆了智慧型手机与平板电脑的高度成长,更让行动装置成为消费市场最受欢迎的设备。而在市面上众多架构中,ARM架构处理器由于具备省电、运算速度快,所以自然成为各家厂商推出行动产品的首选。 随着平板电脑、智慧型手机快速普及,具备省电特性的ARM架构处理器,已经成为全球销售量成长速度最快的处理器。根据市场研究机构的调查报告指出,ARM架构处理器从2007年的13.6%,大幅成长到2010年的23.5%,其中以意法半导体STM32晶片为核心的Cortex-M系列,在ARM平台的市场占有率高达45%以上,而且还在持续增加中。 意法半导体产品行销经理杨正
[嵌入式]
常见问题解答:如何设计采用Sallen-Key滤波器的抗混叠架构
简介 此KWIK(技术诀窍与综合知识)电路应用笔记提供了解决特定设计挑战的分步指南。对于给定的一组应用电路要求,本文说明了如何利用通用公式应对这些要求,并使它们轻松扩展到其他类似的应用规格。 在任何采样系统中,例如涉及ADC的测量系统中,有一种称为混叠的现象,它可能导致处于较高频带的信号“向下折叠”到奈奎斯特频带,使其与目标信号无法区分。奈奎斯特频率是采样速率fs的一半。由ADC采样的电路带宽应小于采样速率的一半。混叠会导致干扰信号和噪声污染输出,从而影响测量精度。图1和图2分别显示了正确采样(高采样速率)和不正确采样(低采样速率)的例子。 图1:采样速率足够高,可分辨信号 图2:低采样速率,混叠回到DC
[电源管理]
挑战英特尔 高通新芯片剑指低功耗处理器市场
9月6日消息,据国外媒体报道,包括中国台湾HTC公司在内的全球手机制造商已在测试高通的新型处理器,高通期望用新处理器在超级移动电脑和移动设备市场上对英特尔发起挑战。 高通已开始向开发商发送封装的SnapDragon芯片,以便开发商考虑开发适应新处理器的移动设备。在中国台北举行的新闻发布会上, 高通CEO Jacob说,SnapDragon芯片组的Scorpion(蝎子)处理器的超低电耗功能将推动一批新移动设备进入市场。 高通CEO表示,目前试生产的1GHz芯片电力消耗为250-500毫瓦。相比之下,英特尔最高端的超级移动电脑处理器A110主频为800MHz,耗电量3瓦。 高通新芯片将英特尔作为竞争对手,但对两家公司的处理器进
[焦点新闻]