S3C2410处理器的扩展设计-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

1. S3C2410处理器扩展内存32MB的SDRAM

1.需求分析
S3C2410是32位处理器（指令一次能够操作32位数据（运算器一次可以处理32位数据）；通用寄存器多是32位寄存器；处理器内部数据通道也是32位的；处理器外部数据总线宽度通常是32位的，地址总线宽度只是代表CPU寻址范围大小，与CPU是多少位的无关，也即32位CPU的地址总线不一定是32根的，例如对于s3c2410，每一个Bank对应27根地址线，寻址能力为128MB，全部8个Bank总的寻址能力为1GB），所以为了最大限度的发挥其性能，内存最好也是32位（指数据宽度）的，（当然，在s3c2410的8个bank中，除了Bank0只能选择16/32数据位宽外，其余的7个Bank均可以单独选择8/16/32位宽的存储系统）然而市面上很少有32位宽度的单片SDRAM，所以一般都采取两片16位的SDRAM进行位扩展得到32位的SDRAM
2.设计电路图
2410与K4S561632D相连

本系统扩展后的内存系统为16M×32Bit的（此处32Bit是指数据位宽度，而非地址位，可以理解SDRAM数据位宽度与地址线的条数无关，明白数据线和地址线的区别，对于下面地址线的连接方式的理解非常重要
3.初始化程序代码
子函数说明：初始化内存控制器
memsetup:
mov r1,#MEM_CTL_BASE
adrl r2,mem_cfg_val
add r3,r1,#52
1:
ldr r4,[r2],#4 @将地址为R2的内存单元数据读取到R4中，然后r2=r2 +4
str r4,[r1],#4 @将r4的数据写入到r1的内存单元，然后r1=r1+4
cmp r1,r3 @比较R1，R3是否设置完所有的13个寄存器。
bne 1b @如果没有复制完，就继续
mov pc,lr @复制完后返回，b指令则不行。区别bl。

@*****************************************************************

子函数说明：复制代码到SDRAM,将SRAM中的4K数据全部复制到SDRAM，
@ SRAM起始地址为0x00000000，SDRAM的起始地址为0x30000000
@*****************************************************************

copy_steppingstone_to_sdram:
mov r1,#0 @设置R1为SRAM的起始地址为0x00000000
ldr r2,=SDRAM_BASE @设置R2为SDRAM的起始地址为0设置R1为0X300 00000
mov r3 ,#4*1024 @设置R3为4K
1:
ldr r4,[r1],#4 @从SRAM中读取4字节的数据到R4中，然后r1=r 1+4
str r4,[r2],#4 @将r4中的4字节数据复制到SDRAM中，然后r2= r2+4
cmp r1,r3 @判断是否完成：SRAM的地址是否等于末地址> 。
bne 1b @若没有完成，继续复制
mov pc,lr @返回

.align 4
@******************************************************
@存储控制器13个寄存器的设置值
@******************************************************
mem_cfg_val:
.long 0x22011110 @BWSCON ：
.long 0x00000700 @BANKCON0
.long 0x00000700 @BANKCON1
.long 0x00000700 @BANKCON2
.long 0x00000700 @BANKCON3
.long 0x00000700 @BANKCON4
.long 0x00000700 @BANKCON5
.long 0x00018005 @BANKCON6
.long 0x00018005 @BANKCON7
.long 0x008e07a3 @REFRESH
.long 0x000000b1 @BANKSIZE
.long 0x00000030 @MRSRB6
.long 0x00000030 @MRSRB7
2.扩展为64MB的NAND Flash用作启动ROM和大容量存储
1.需求分析
NandFlash接口信号较少
* 数据宽度只有8Bit，没有地址总线。地址和数据总线复用，串行读取

NandFlash地址结构
* NandFlash设备的存储容量是以页(Page)和块(Block)为单位的。
* Page=528Byte (512Byte用于存放数据，其余16Byte用于存放其他信息，如块好坏的标记、块的逻辑地址、页内数据的ECC校验和等)。
* Block=32Page
* 容量为64MB的NandFlash存储结构为：512Byte×32Page×4096Block
* NandFlash以页为单位进行读和编程（写）操作，一页为512Byte；以块为单位进行擦除操作，一块为512Byte*32page=16KB
* 对于64MB的NAND设备，需要26根地址线，由于NAND设备数据总线宽度是8位的，因此必须经过4个时钟周期才能把全部地址信息接收下来
* 可以这么说，第一个时钟周期给出的是目标地址在一个page内的偏移量，而后三个时钟周期给出的是页地址。
* 由于一个页内有512Byte，需要9bit的地址寻址，而第一个时钟周期只给出了低8bit，最高位A8由不同的读命令(Read Mode2)来区分的。
NandFlash的命令

2.电路图设计
扩展芯片：HY57561620

3.NAND FLASH配置寄存器初始化

MemCfgInit(); //设置NAND FLASH的配置寄存器
该函数原型：

void MemCfgInit(void)
{
//rCLKCON |= 0xffff0;

//enable nand flash control, initilize ecc, chip disable,
rNFCONF = (1<<15)|(1<<12)|(1<<11)|(7<<8)|(7<<4)|(7);
}
使能nand flash控制，初始化，芯片禁能
1<<15，NFCONF寄存器是NAND FLASH的配置寄存器
第15位置1，是使能nand flash控制寄存器
此位在芯片开始工作，自动导入的时候将被自动清零，
如果想访问nand flash存储，该位必须置一。
14，13位为保留位
1<<12，第12位置1，初始化ECC，S3C2410仅仅支持512个字节的ECC校验，
所以每512个字节，需要设置一次ECC初始化。
ECC是Error Checking and Correcting，错误检查与校验
1<<11,第11位置1，NAND flash nFCE 设置为不活动，即nand flash存储芯片禁能
7<<8，即10，9，8位设置为111，
这3位是CLE ALE信号的持续时间值设置，持续时间=HCLK*(TACLS + 1)
TACLS即111(b)=7;
7位为保留位
7<<4,即6，5，4位设置为111，为TWRPH0 周期设置值，duration=HCLK*
(TWRPH0+1)
3位为保留位
7 位第2，1，0，设置为111，为TWRPH1周期设置值，duration=HCLK*(TWRPH0+1)

关键字：S3C2410 处理器扩展设计引用地址：S3C2410处理器的扩展设计

上一篇：ARM9开发板Qt环境的搭建
下一篇：ARM 向量中断和非向量中断

推荐阅读最新更新时间：2024-03-16 14:51

剑指高通骁龙660 三星推 Exynos 9610 处理器迎击 Q4上市

eeworld网消息，日前才传出三星将推首颗全网通处理器 Exynos 7872 ，如今又将推出新一款处理器 Exynos 9610。这将是三星在 2017 年推出的首颗 Exynos 9 系列处理器，未来的竞争对手针对才发布不久的高通中端平台处理器骁龙 660。据称，Exynos 9610采用了4×A73+4×A53八核心设计，14nm LPP工艺制程，也集成了 Cat.13 全网通基带，GPU为G72 MP3，预计将于今年第四季度亮相。另外，爆料人@冰宇宙表示，Exynos 9610对标的是高通最新的6系处理器骁龙660。然而，骁龙660 处理器也采用 14 纳米FinFET制程，提供4K视频拍摄与播放功能，并支持

[半导体设计/制造]

s3c2410 时钟频率

PLL PLL(Phase Locked Loop)：为锁相回路或锁相环,用来统一整合时脉讯号,使内存能正确的存取资料。PLL用于振荡器中的反馈技术。　　锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。　　在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟

[单片机]

运行在网络处理器上的嵌入式Linux系统

摘要：网络处理器已经可能的未来的多核处理器会将越来越多的应用在从家庭，企业到核心网络设备中，LinuxOS正在替代传统的RTOS运行在这些处理器的控制平面，定义和处理好数据平面和控制平面的接口，丰富的开源和商业应用软件和电信级别的高可能性要求是目前需要解决的重要问题。关键字：网络处理器，嵌入式Linux，多核处理器引言：在最近的24个月中，由于供应商组织面临经济状况不景气，加上IntelIXP和IBMPowerNP，Raza，Cavium，Xilinx等公司的网络处理器(多核处理器)的出现，使得Linux在基于这些处理器设备的控制和管理层面上有了更多的用武之地。控制层面包括逻辑和物理接口，它们

[工业控制]

基于S3C2410的无线数据采集系统

目前，手持终端的功能越来越强大，数据处理能力也越来越强，人们对其无线通信功能的要求也越来越高。为此，各种无线设备进入人们的生活，在此基础之上，大量的无线设备业已进入工业生产领域。在工业或者工厂底层环境中，使用无线技术具有很多优势；利用无线技术可以解决工业生产中线路布局烦琐的困境，也可以避免恶劣环境对线路腐蚀等问题。 1 系统设计在此，把嵌入式技术与无线电台通信技术相结合，设计一种无线数据采集系统。该系统分为数据采集模块、数据传输／接收模块、数据处理模块，如图1所示。数据采集模块通过将传感器得到的模拟信号转换成数字信号，再用无线芯片发送出去。A／D转换芯片采用MAX132；数据传输芯片采用无线传输／接收芯片IA4421。

[测试测量]

基于<font color='red'>S3C2410</font>的无线数据采集系统

海思首款四核A72架构处理器曝光

集微网 3 月 11 日消息，ARM 公司推出台积电 16nm FinFET+ 制程工艺生产的最新处理器架构 A72时，公布了首批客户名单，包括联发科、海思半导体和瑞芯微电子。联发科在刚刚结束的 2015 世界移动通信大会（MWC）上宣布全球首款采用 Cortex-A72 架构的处理器——MT8173，它是一款针对平板电脑设计的处理器，采用 64 位 big.LITTLE 架构，搭载两个 Cortex-A72 和两个 Cortex-A53 处理器，在提高运算性能的同时保证了低功耗。 MT8173的性能较 2013 年发布的 MT8125 大幅提升 6 倍。MT8173 提供最高可达 2

[手机便携]

Cadence IC设计平台鼎力相助，中科院龙芯2E横空出世！

Cadence设计系统公司日前宣布中国科学院计算技术研究所采用了Cadence公司的IC设计平台的部分工具，顺利完成“龙芯2E”成功出带并达到千兆性能指标。中科院计算所继2002年研制成功龙芯1号处理器芯片后，近年分别研制成功龙芯2号的不同型号——龙芯2B、龙芯2C、龙芯2E，每个芯片的性能都是前一个芯片的3倍，实现了通用处理器设计的跨越式发展。中科院计算所此次研发的龙芯2E通用64位处理器是中国大陆地区首个采用90纳米设计技术的处理器，该处理器最高主频达到1.0GHz。中科院计算所在“龙芯2E”中采用了Cadence Encounter数字IC设计平台中的CeltIC NDC纳米延时分析器，Virtuoso Schema

[焦点新闻]

高通骁龙850处理器2019年降临，搭载基带芯片X50

　　今年高通将全面发展5G网络，真正的商用最快将在2019年，而美国运营商AT&T宣布今年底推出5G网络。现在最新消息，高通将在明年底发布骁龙850 处理器，骁龙850 相比骁龙845，最主要的是升级了基带首款X50，全力支持5G。下面就随网络通信小编一起来了解一下相关内容吧。　　据消息了解，之前有美国运营商AT&T曾宣布，今年年底推出5G网络，并且会有更多的国家和地区商用5G网络。今年上半年不止三星S9首发骁龙845处理器，还会有更多的主打旗舰手机厂商搭载此款处理器。而且有外媒打听到高通内部消息，骁龙845处理器之后的版本是骁龙850 ，性能保持不变，主要是升级了基带，内置高通首款消费级基带X50，这款基带

[网络通信]

高性能多媒体应用的SH7786系列双核处理器

− 利用双核SH-4A高性能32位CPU内核实现1920 MIPS的卓越性能 − 东京，2008年1月31日 —瑞萨科技公司（Renesas Technology Corp.）今天宣布，开发出了采用双内核SH-4A CPU构建的双核处理器的SH7786系列。SH7786适用于高性能多媒体应用，尤其是像汽车导航系统这样的汽车信息系统（CIS）。它集成了两个瑞萨科技的SH-4A高性能CPU内核，可实现高达1920 MIPS（每秒百万指令）* 1 的卓越处理能力（CPU工作频率为533 MHz时）。该系列中的第一个产品采用90 nm工艺制造，目前已交付样品给特定的汽车电子厂商。下一个产品将采用

[焦点新闻]