S3C2443时钟管理

发布者:等放假的Lwj最新更新时间:2016-08-13 来源: eefocus关键字:S3C2443  时钟管理 手机看文章 扫描二维码
随时随地手机看文章
S3C2443有两个PLL用来产生内部时钟,分别是MPLL和EPLL,其中MPLL为包括ARM,AHB和APB的总体功能模块产生内部时钟,而EPLL为比如是USB,I2S和camera等这些具体的模块产生时钟,我们可以通过软件编程来控制这个两个PLL的工作频率,可以关闭和开启内部时钟源来减少功耗。

 

1.MPLL和EPLL时钟源的选择

S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

 

从上图可知主要的时钟源来之外部晶振(XTI)或者外部时钟(EXTCLK),时钟产生器由MPLL和EPLL组成,这两个PLL的作用是可以产生S3C2443所需要的高频时钟信号。由OM[0]来决定MPLL是选择XTI还是EXTCLK来作为时钟源,而OM[0]是由硬件设计来确定,下图是我们项目OM[0]的设计部分:

S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

 

在此设计中,OM[0]=1,根据下表

S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

 

可知MPLL的时钟源是由XTI提供,如下图所示:

  S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

由上面左图可知EXTCLK是通过0R的电阻直接接地的,所以EPLL只能选择XTI来作为EPLL的时钟源的,再根据下图:

S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

 

我们可知,CLKSRC[8]=0,CLKSRC[7]=X,这里X可以是0或者1,这是需要在startup.s中做相应的设置的。

 

 

2.PLL(phase-locked-loop)

 

S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

 

S3C2443的PLL主要由PFD(phase difference detector,相位差检测器)、charge pump(电荷泵)、VCO(voltage controlled oscillator压控振荡器)和off-chip loop filter(外部环路滤波器)。

 

PFD:又称为相比比较器,它的作用是检测输入信号和输出信号的相位差,并将检测出的相位差信号转换为电压信号输出。

 

Charge pump:电荷泵转变PFD的电压输出信号成一定比例的电压值发送给VCO和off-chip loop filter。

 

Off-chip loop filter:PFD输出的电压信号,进入charge pump后,可能会有高频杂波,通过Off-chip loop filter 可以输出VCO需要一个稳定的电压,在这里,Off-chip loop filter采用典型的RC低通滤波。

 

VCO:输出电压进入VCO,引起振荡器 频率的变化,压控振荡器的输出频率随其输入电压的改变而改变,当Fref和Fvco没有差别的时候,电压就会保持稳定下来,PFD就停止输出电压信号给charge pump,这样PLL系统时钟就稳定了。

 

 

3.改变PLL设置

S3C2443在平常的工作模式中,我们可以通过来写PMS的值来改变PLL的输出频率,当我们通过软件来写PMS的值时,PLL的锁存(lock time)被自动插入,在这个lock time期间,PLL是没有产生有效的时间给S3C2443的,在lock time过后,PLL才产生有效和稳定的clock给SYSCLK,见下图。

 

S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

PMS分别指的是PDIV、MDIV和SDIV,而PDIV是值PLL main divider value,MDIV是指PLL pre-divider value,SDIV是指PLL post-divider value,控制MPLL和EPLL时钟的寄存器MPLLCON和EPLLCON否有这几个值的定义。

 

4.系统时钟控制

由下图可知ARMCLK是ARM920T的内核时钟,也是S3C2443的CPU时钟;HCLK是内部AHB bus和比如是内存控制器、中断控制器、LCD控制器等外围设备的基准时钟;PCLK是内部APB bus和比如是WDT、IIS、I2C等外围设备的基准时钟;DDRCLK是MDDR内存的data strobe时钟。

 

S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

4.1 MPLL的时钟控制

 

S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

从上图可知,MSysClk是ARMCLK、HCLK、PCLK、DDRCLK这些时钟的基准时钟,而ARMCLK、HCLK、PCLK、DDRCLK这些时钟到底有什么关系呢,通过对CLKDIVO控制寄存器的设置可以得到它们之间不同的比值关系,见下表

 

 S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

4.2 EPLL的时钟控制

S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

 

从上图可知EPLL的时钟ESYSCLK被用作不同的外围控制器提供基准时钟,通过divider的分频可以得到不同外围控制所需要的时钟,而这个分频值是通过对CLKDIV1寄存器的配置来实现的,也可以通过编程SCLKCON寄存器来关闭或者开启不同外围控制器的时钟。

 

在stop和sleep模式,EPLL将被自动关闭,在退出stop和sleep模式的时候,如果SCLKCON寄存器中相关位被使能的情况下,那么EPLL将为使能的外围控制器产生时钟。

 

5. 上电复位PLL时钟的启动流

S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

 

在电压源提供所需要的电压给系统上电复位后,晶体振荡器在几毫秒之内起振,刚开始的时候MPLL和EPLL都是停止的。当nRESET在晶振时钟稳定后释放(由低电平变为高电平),PLL开始是使用PLL的输入时钟Fin作为SYSCLK时钟的,系统上电复位后,必须通过软件来配置MPLLCON和EPLLCON使用每个PLL,也即通过写MPLLCON和EPLLCON的PDIV、MDIV和SDIV值,接着会自动插入PLL的lock time,lock time之后,PLL的输出时钟Fout就是作为SYSCLK时钟来使用了,这些动作一般是在startup.s函数中初始化的,见下图

 

 S3C2443时钟管理 - 男儿当自强 - 男儿当自强的博客

关键字:S3C2443  时钟管理 引用地址:S3C2443时钟管理

上一篇:S3C2410存储器管理单元
下一篇:ARM S3C2410硬件手册上的重要部分

推荐阅读最新更新时间:2024-03-16 15:04

爱特梅尔带有实时时钟的4信道功率管理单元
爱特梅尔公司 ( Atmel® Corporation )   宣 布 推出 “Analog Companion” 功率管理单元 AT73C224 ,专为 基于 32 位 微控制器 (MCU) 的 各种 应用 而设计 。 AT73C224 可为通用 32 位 MCU 应用的主要部分,包括 MCU 内核、存储器、 I/O 、 USB 主机和各种接口提供所需的电压和电流。       AT73C224 具有 4 个电源通道,对于 MCU 内核和新一代低电压存储器,它采用了一个逐步降压 DC-DC 转换器提供 0.9V 到 3.4V 的可编程输出电压和 500mA 输出电流。为了完善输
[电源管理]
爱特梅尔带有实时<font color='red'>时钟</font>的4信道功率<font color='red'>管理</font>单元
STM8L101时钟管理
由于STM8L101属于低功耗产品,所以设备刚上电时,其外设时钟都是关闭的。因此,使用相应外设时,需要先开启相应的外设时钟.
[单片机]
STM8L101<font color='red'>时钟</font><font color='red'>管理</font>
TPS65040 —针对 RF 系统的时钟与电源管理 IC
TPS65040 是一款针对蜂窝电话的高级 RF 电源管理芯片,该产品为 UMTS/WCDMA/GSM 功率放大器应用提供了高度优化的解决方案。该解决方案可通过对功率放大器的电压控制提高效率,节省电量以延长电池使用寿命。TPS65040 采用升降压 DC/DC 转换器,适用于要求高达 550mA 输出电流的应用,并能够同时提供多种出色特性,如 0.8V ~ 4.2V 动态调节输出电压范围、快速建立时间、高性能 8 通道 LDO 稳压器、8 位 DAC、12 位 ADC 以及 26MHz VCTCXO 时钟分配缓冲器。每个模块均由串行接口与外部引脚控制。TPS65040 采用小巧型 5 毫米 × 5 毫米 MicroStar Jun
[新品]
STM8 低功耗的时钟管理
STM8降低系统时钟 在运行模式,为了即能满足系统性能又能降低功耗,选择合适的系统时钟源是很重要的。可通过写时钟控制寄存器选择时钟源。参见时钟控制章节。 通过写时钟分频寄存器CLK_CKDIVR的位CPUDIV ,可降低fCPU的时钟频率。这会降低CPU的速度,但同时可降低CPU的功耗。其它外设(由fMASTER提供时钟)不会受此设置影响。 在运行模式下,任何时候需要恢复全速运行,将CPUDIV 清0即可。 STM8外设时钟门控 为了更进一步降低功耗,可使用时钟门控。用户可在任意时间打开或关闭fMASTER与各个外设的连接。参见时钟控制章节。 此设置在运行模式和等待模式均有效。
[单片机]
小广播
添点儿料...
无论热点新闻、行业分析、技术干货……
设计资源 培训 开发板 精华推荐

最新单片机文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved