ATmega48 控制和状态寄存器MCUCSR-电子工程世界

AVR 控制和状态寄存器提供了有关引起AVR复位的复位源的信息。

· Bit 7..4 – Res: 保留位
ATmega48/88/168中的这些位都没有适用，读返回值始终为 "0”。
· Bit 3 – WDRF: 看门狗复位标志
看门狗复位发生时置位。上电复位将使其清零，也可以通过写”0” 来清除。
· Bit 2 – BORF: 掉电检测复位标志
掉电检测复位发生时置位。上电复位将使其清零，也可以通过写”0” 来清除。
· Bit 1 – EXTRF: 外部复位标志
外部复位发生时置位。上电复位将使其清零，也可以通过写”0” 来清除。
· Bit 0 – PORF: 上电复位标志

上电复位发生时置位。只能通过写”0” 来清除。为了使用这些复位标志来识别复位条件，用户应该尽早读取此寄存器的数据，然后将其复位。如果在其他复位发生之前将此寄存器复位，则后续复位源可以通过检查复位标志来了解。

关键字：ATmega48 控制和状态寄存器 MCUCSR 引用地址：ATmega48 控制和状态寄存器MCUCSR

上一篇：ATmega48 基准电压使能信号和启动时间
下一篇：ATmega48 看门狗复位

推荐阅读最新更新时间：2024-11-02 11:09

ATmega48 控制和状态寄存器MCUCSR

AVR 控制和状态寄存器提供了有关引起AVR复位的复位源的信息。 · Bit 7..4 – Res: 保留位 ATmega48/88/168中的这些位都没有适用，读返回值始终为 0”。 · Bit 3 – WDRF: 看门狗复位标志看门狗复位发生时置位。上电复位将使其清零，也可以通过写”0” 来清除。 · Bit 2 – BORF: 掉电检测复位标志掉电检测复位发生时置位。上电复位将使其清零，也可以通过写”0” 来清除。 · Bit 1 – EXTRF: 外部复位标志外部复位发生时置位。上电复位将使其清零，也可以通过写”0” 来清除。 · Bit 0 – PORF: 上电复位标志上电复位发生时置位。只能通过写”0”

[单片机]

<font color='red'>ATmega48</font> <font color='red'>控制</font><font color='red'>和</font><font color='red'>状态</font><font color='red'>寄存器</font><font color='red'>MCUCSR</font>

ATMEGA48多机通讯程序

/* 通讯规则: 1:时钟7.3728 MHz/波特率9600/9个数据位/奇校验/1个停止位/硬件多机通讯功能/ 2:通讯连接采用硬件MAX485,双向单工 3:每个上行/下行的数据包的字节个数都是一样的(通讯数据量) 4:每个上行/下行的数据包都采用CRC8校验 5:数据接收采用中断+查询的方式 6:总是由主机向从机发送一个数据包,从机收到数据包后向主机回复一个数据包 7:不管是主机还是从机,如果收到的数据包有任何错误,都将丢弃该数据包,等效于没有接收 8:从机之间不能相互通讯,必须通过主机才能交换数据 9:无效地址是0,主机地址是1,从机地址是2.3.4......广播地址是255 */ #incl

[单片机]

基于ATmega48的三相无刷电机控制方法

1 引言无刷直流电机以其重量轻，体积小，加速性能好，运行平稳，噪音低等优点而广泛用于丁业和民用产品中。无刷直流电机的功率因数高，无转子损耗，其转子转速能严格地与电源频率保持同步。转子磁场由永久磁铁产生。通常，采用电压源型脉宽调制(PWM)控制作为无刷直流电机调速系统用的驱动器。近年来，国外纷纷推出以单片机(MCU)为核心的单片电机控制器，它南一个MCU再配备外围驱动电路构成，能大大降低成本，缩小体积，紧凑结构，提高可靠性。在此，介绍r采用Atmega48单片机实现三相无刷直流电机控制器的方法。 2 ATmega48单片机 ATmega48单片机是Atmel公司基于自动电压调整器(Automatic Voltage

[单片机]

基于<font color='red'>ATmega48</font>的三相无刷电机<font color='red'>控制</font>方法

ATmega48 外部时钟

ATmega48可用外部时钟源驱动，如Figure 15所示的进行连接。此时CKSEL熔丝位必须按照Table15编程。选择了这个振荡源之后，启动时间由熔丝位 SUT确定，如 Table16 所示。为了保证MCU 能够稳定工作，不能突然改变外部时钟源的振荡频率。工作频率突变超过2% 将会产生异常现象。应该在MCU 保持复位状态时改变外部时钟的振荡频率。要注意的是，系统时钟预分频可以实现在运行期间改变内部时钟频率而保持系统稳定运行。请参见 P31”系统时钟预分频器 ”。

[单片机]

ATmega48 时钟系统及其分布

Figure12为ATmega48 的主要时钟系统及其分布。这些时钟并不需要同时工作。为了降低功耗，可以通过使用不同的睡眠模式来禁止无需工作的模块的时钟，详见 P32” 电源管理及休眠模式 ” 。下面为时钟系统的详细描述。 CPU 时钟－ clkCPU CPU时钟与操作AVR内核的子系统相连，如通用寄存器文件、状态寄存器及保存堆栈指针的数据存储器。终止CPU 时钟将使内核停止工作和计算。 I/O 时钟－ clkI/O I/O时钟用于主要的I/O 模块，如定时器/ 计数器、SPI 和USART。I/O 时钟还用于外部中断模块。要注意的是有些外部中断由异步逻辑检测，因此即使I/O 时钟停止了这些中断仍然可以得到监控。此外， USI

[单片机]

<font color='red'>ATmega48</font> 时钟系统及其分布

热门资源推荐
热门放大器推荐

小广播

ATmega48 控制和状态寄存器MCUCSR

设计资源 培训 开发板 精华推荐

设计资源培训开发板精华推荐