Arteris®IP推出解决助力实现系统级芯片半导体设计自动追溯

Arteris® IP推出Harmony Trace™️ Design Data Intelligence解决方案助力实现系统级芯片半导体设计自动追溯

通过创建和维护不同系统之间的可追溯性，基于服务器的企业级应用可以提高系统质量，并实现更快的功能安全认证。

美国加利福尼亚州坎贝尔2021年11月16日消息–业界领先的提供片上网络 (NoC)互连 IP和IP部署技术以加快SoC创建的系统级芯片(SoC)系统IP供应商Arteris IP 今天宣布，推出 Arteris®Harmony Trace™️ Design Data Intelligence解决方案，以简化对 ISO 26262、IEC 61508、ISO 9001 和 IATF 16949 等半导体行业功能安全和质量标准的合规性。

本发布的重点:

•Harmony Trace 通过识别和修复不同系统之间的可追溯性差距来提高系统质量并加速功能安全评估。

•Harmony Trace 作为基于服务器的企业级应用程序来执行，具有基于网络的用户界面 (UI)。

•Harmony Trace 是独一无二的，因为它让工程师可以自由地使用“适合工作的最佳工具”并自动链接需求和工件。

对于具有功能安全要求或创建复杂 SoC 或系统的设计团队来说，Arteris® Harmony Trace™️可提高系统质量和实现功能安全认证的能力。通过在不同的系统之间创建和维护需求、规范、EDA 和硬件设计、软件代码和文档的可追溯性，工程师将会立即知道何时发生更改，以及该更改对其他设计工件和系统部件的影响。

Harmony Trace 是作为基于服务器的企业级应用程序来执行的，它有基于网络的用户界面，可与 EDA、文档、现有需求、软件工程和支持系统进行对接。与应用生命周期管理 (ALM) 和产品生命周期管理 (PLM) 之类解决方案不同，这类解决方案要求工程师使用在任何方面都不是最佳的单一环境，而Arteris Harmony Trace是基于所有系统创建一个系统，使整个SoC设计流程和产品生命周期的需求追踪完全可见。

“开发一个复杂的 SoC 往往涉及到一系列不同的且互不关联的工具，这就很难维持一个记录，以便在产品生命周期内跟踪设计要求和工件。”Linley Group 的高级分析师 Mike Demler 表示。 “但 Arteris Harmony Trace 通过连接孤立的不同工具来缓解这些问题，这样用户可以在现有系统中跟踪需求、实施、验证和文档不匹配。这意味着工程师可以继续使用一流的解决方案和技术，如 EDA 工具、IBM DOORS、Jama、Jira、DITA 和 IP-XACT，同时体验到自动追溯的好处。 Harmony Trace 帮助设计团队满足 ISO 26262 和 IEC 61508 等功能安全标准的质量和变更管理要求。”

“Arteris Harmony Trace 的开发是由我们客户的需求驱动的，客户需要在他们现有的需求、规范、EDA、代码库和文档工具之间建立一个自动追溯流程，并实施变更管理的最佳做法。”Arteris IP公司总裁兼首席执行官 K. Charles Janac 说。“由于其独特的半导体行业特定语义计算技术，Harmony Trace 使我们的客户能够使用他们现有的各种工具，并在它们之间进行自动链接数据。”