MSP430第五章：统一时钟系统

1.介绍

通用时钟系统（UCS）可以让用户在性能与功耗中寻找最佳平衡点，允许用户在外部只有晶振的条件下纯软件配置，其包含5个时钟源：

XT1CLK：低频/高频振荡器，可以使用32768HZ手表晶振、标准晶振、谐振器、4-32MHZ外部时钟源

VLOCLK：内部低功耗低频时钟，典型值10KHZ。

REFOCLK：内部32768HZ手表晶振，可用作FLL的参考时钟。

DCOCLK：内部数控振荡器（DCO），可被FLL稳定。

XT2CLK：可选高频振荡器，可用作标准振荡器，共振器、4-32MHZ外部时钟源，也可用作FLL的参考时钟。

3个可用时钟信号：

ACLK：辅助时钟，ACLK可被软件选用源于XT1CLK, REFOCLK, VLOCLK, DCOCLK,DCOCLKDIV 和XT2CLK（如果可用）。可被FLL的1、2、4、8、16、32分频时钟，也可用软件配置为外围模块时钟源。

MCLK：主时钟，MCLK可被软件选用源于XT1CLK, REFOCLK, VLOCLK, DCOCLK,DCOCLKDIV 和XT2CLK（如果可用）。可用软件配置为CPU和系统时钟源。

SMCLK：子系统主时钟，SMCLK可被软件选用源于XT1CLK, REFOCLK, VLOCLK, DCOCLK,DCOCLKDIV 和XT2CLK（如果可用）。可用软件配置为外围模块时钟源。

2.USC操作

上电复位后，UCS模块默认配置如下：

XT1处于LF模式，XT1供应XT1CLK，XT1CLK供应ALK

DCOCLKDIV供应MCLK

DCOCLKDIV供应SMCLK

锁频环（FLL）开启，FLL选择XT1CLK为参考源

XIN和XOUT与通用I/O引脚复用，XT1不可用

XT2IN和XT2OUT引脚为通用IO，XT2不可用

2.1 内部低功耗低频率振荡器VLO

VLO不需要晶体提供10KHZ时钟，为超低功耗应用提供时钟来源。当VLO用于ACLK, MCLK, SMCLK（SELA = 1 SELM = 1 SELS = 1）时钟源时启用。

2.2 内部低频参考振荡器REFO

REFO可用作没有振荡器的低成本应用。典型值32.768KHZ，用于稳定DCO频率。REFO结合FLL提供可变范围的系统时钟。不启用不消耗能量。

2.3 XT1振荡器

XT1振荡器支持低频模式（XTS=0）下32768HZ的超低功耗手表频率，手表晶振连接XIN和XOUT，没有其他外部连接。 软件选择XCAP位配置为内部在低频模式下提供负载电容，电容值可选2pF、6pF、9pF、12pF（典型值）。也可以根据晶振要求添加额外的外部电容。

在某些设备中，XT1在高频模式（XTS=1）也支持高速振荡器。高速晶体或谐振器连接XIN和XOUT，并需要在两个终端上外部电容。

2.4 XT2振荡器

XT2与XT1在高频模式参数完全相同

2.5 数控振荡器DCO

DCO能够被DCORSEL, DCO, 和 MOD位配置，也可被FLL稳定频率。通过配置SELREF位，FLL能够接收不同的参考源XT1CLK, REFOCLK, 和 XT2CLK (如果可用) 。n的值被FLLREFDIV位配置（n=1、2、4、8、12、16，默认值是1）

FLLD位配置预分频的值D为1、2、4、8、16和32，默认D=2，MCLK和SMCLK源于DCOCLKDIV。

除法器（N+1）和预分频值D决定DCOCLK和DCOCLKDIV频率。FLLN位配置除法器（N+1）的值，最小N=2，如果无意写入FLLN=0，逻辑上将导致FLLN=1。所以设置FLLN=0和FLLN=1结果相同。

默认FLL开启，设置SCG0和SCG1将其关闭。当FLL关闭时，DCO继续以UCSCTL0和UCSCTL1的配置运行。如果需要可以改变DCO频率，否则其将被FLL稳定。

PUC后DCORSEL = {2}、DCO = {0}，MCLK和SMCLK源于DCOCLKDIV。因为CPU执行代码使用MCLK，而MCLK来自于快速启动的DCO，所以PUC到执行第一行代码所需时间不超过5微秒。

DCOCLK频率通过以下方式设定：

DCORSEL中的3位选择8个DCO频率的其中一个

DCO中的5位将上述频率再次分成32个频率，步进约8%

MOD中的5位在DCO和下一个更高的频率DCO+1之间切换，当DCO = {31}，MOD位无效，因为DCO已经是范围内最高频率了

2.6 锁频环FLL

锁频环也称锁相环，主要由频率积分器、DCO和分频器组成。频率积分器有两个输入端口：加计数输入端+和减计数输入端-。+输入端每接收到一个脉冲，计数器加一，-输入端每接收到一个脉冲，计数器减一。DCO输出经过分频后输入-，构成负反馈环，当环路稳定时，+输入频率=－输入频率：

所以DCO输出的频率为：

D由FLLD控制，取值为1/2、4/8、16/32

N由FLLN控制，取值为1-1023

n由FLLREFDIV控制，取值为1、2、4、8、12、16

有关FLL详细知识请自行查阅。

2.7 DCO模块

DCO模块混合两个频率，fDCO和fDCO+1产生介于两者之间的中间有效频率，这分散了时钟能量减少了电磁干扰。MOD=0模块关闭，公式如下：

当FLL开启，模块设置和DCO被FLL硬件控制，如果不希望FLL开启，模块设置和DCO可被软件控制。

2.8 FLL硬件关闭

当FLL关闭，DCO已之前设定的频率范围运行而不会自动稳定。当DISMOD置1，DCO模块关闭，此时DCOCLK被DCO位调整。

2.9 FLL从低功耗模式启动

中断服务程序会清空SCG1, CPUOFF但不会清空SCG0，这意味着从 LPM1, LPM3, LPM4进入的中断服务后FLL仍然是关闭的，DCO运行在之前设置的模式，如果需要FLL,SCG0能够在软件中清零。

2.10 时钟模块失效及安全操作

UCS模块具有振荡器故障故障安全功能，可提供的故障条件有:

XT1LFOFFG:XT1在低频模式时下失效

XT1HFOFFG:XT1在高频模式时下失效

XT2OFFG:XT2失效

DCOFFG:DCO失效

当振荡器打开并没有正常工作，晶振故障标志位XT1LFOFFGXT1HFOFFG、XT2OFFG会被置1，即使恢复到正常状态也将始终保持置1，除非用户用软件清除标志位。清除之后若再次发生错误，对应的标志位会再次置1.

在使用低频模式XT1作为FLL参考时钟时，若XT1发生错误，FLL会自动选择REFO作为时钟源，并将XT1LFOFFG置1。 在使用高频模式XT1作为FLL参考时钟时，若XT1发生错误，FLL会关闭输出并将XT1HFOFFG和DCOFFG置1。