上海——楷登电子(美国 Cadence 公司,NASDAQ: CDNS) 今日宣布其数字、签核与定制/模拟工具成功在三星电子公司7LPP和8LPP工艺技术上实现。较前代高阶工艺节点FinFET技术,7LPP和8LPP工艺技术不仅进一步优化了功耗、性能和面积特性,扩展能力也更为出色。目前,客户已经可以应用下一代技术开始早期设计。
Cadence定制/模拟、数字和签核工具全面满足三星工艺需求,支持实现7LPP和8LPP工艺技术;三星客户可开发各类复杂的高阶节点设计,充分满足移动市场和其他垂直市场的应用需求。
目前,三星7LPP工艺采用的数字与签核工具包括Innovus™ 设计实现系统和针对DRC的物理验证系统;采用的定制/模拟工具为Virtuoso® 先进工艺节点平台,包括Spectre® APS仿真器、Spectre® XPS仿真器、Virtuoso ADE产品套件、Virtuoso版图布局套件和Virtuoso原理图编辑器。此外,预计在2017年6月底前,三星7LPP工艺还将采用Quantus™ QRC提取解决方案和针对LVS及MVS的物理验证系统。
三星8LPP工艺采用的数字与签核工具包括Innovus™ 设计实现系统、Quantus QRC提取解决方案和物理验证系统;采用的定制/模拟工具为Virtuoso® 先进工艺节点平台,包括Spectre® APS仿真器、Spectre® XPS仿真器、Virtuoso ADE产品套件、Virtuoso版图布局套件和Virtuoso原理图编辑器。
“我们与Cadence开展紧密合作,确保其定制/模拟、数字和签核工具帮助客户迅速、轻松地发挥高阶节点技术的优势,”三星电子代工厂设计团队高级副总裁Jaehong Park表示。“能够尽早有Cadence上述工具的支持对我们的客户非常重要,唯有如此才能在紧迫的上市时间内将设计交付大规模量产客户。”
“在三星工艺应用的Cadence工具可帮助客户提升产品功耗、性能和面积性能,在各自市场中保持竞争力,”Cadence执行副总裁兼数字与签核事业部及系统验证事业部总经理Anirudh Devgan博士表示。“Cadence与三星代工厂展开密切合作,以高效的工作模式让双方共有客户受益,即便是最复杂的高阶节点FinFET设计也能迅速完成实现。”
关于楷登电子 Cadence
Cadence公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务,覆盖从半导体芯片到电?板设计乃至整个系统,帮助他们能更快速向市场交付产品。Cadence公司创新的“系统设计实现” (SDE)战略,将帮助客户开发出更具差异化的产品,无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。
关键字:7lpp Cadence
引用地址:
Cadence数字、签核与定制/模拟工具助力实现三星7LPP和8LPP
推荐阅读最新更新时间:2024-03-16 12:08
Cadence如何凭借Palladium Z1助力硬件开发
随着市场对芯片功能不同需求出现,以往半导体产业偏重硬件主导设计的趋势已开始转向以软件为主。分析师认为,随着半导体产业发展过程不断更新,软硬件合作或各自独立发展为自然常态,甚至可达到互相提携的结果。 据Semiconductor Engineering网站报道,在芯片与系统厂商内部软件工程师角色已愈加重要,在手机或平板芯片厂商内最为明显,其余在服务器、网络与物联网(IoT)等芯片厂商也出现同样情形。 2015年12月7日,Cadence(现已正式更名为楷登电子)正式推出 Cadence Palladium Z1 企业级硬件仿真加速平台。这是业内第一个数据中心级硬件仿真加速器,仿真处理能力是上一代产品的 5 倍,平均
[半导体设计/制造]
东芝选用Cadence Tensilica Vision P6 DSP 提高ADAS芯片的图像识别性能
(图片来源:Cadence官网) 据外媒报道,东芝为其下一代汽车SoC选用Cadence Tensilica Vision P6 DSP IP,以满足功能安全要求。该数字信号处理器IP具有计算吞吐量高、功耗低、芯片核心区小的特点。此外,它已通过认证,能满足汽车应用的典型功能安全要求。Cadence表示,Vision P6 DSP的功效效率比CPU高3.8倍,处理能力高达 1024 GOPS,可作为卸载引擎,有效处理视觉和AI工作负载,满足精确检测和识别目标需求。 Tensilica生态系统是东芝选择的决定性因素。这家日本芯片制造商已将Cadence Xtensa Imaging Library(Xi-Lib)集成到其
[汽车电子]
Cadence推出Voltus-Fi定制型电源完整性解决方案
亮点: 采用Spectre加速并行仿真器APS进行SPICE级仿真,提供一流的晶体管级EMIR精度。完善了Cadence的电源签收解决方案。 为业界先进制程的FinFET工艺提供一流的精度。 美国加州圣何塞市,2014年8月6日-全球电子设计创新领先公司Cadence设计系统公司(NASDAQ:CDNS)今天宣布推出Cadence® Voltus™-Fi定制型电源完整性解决方案(Cadence® Voltus™-Fi Custom Power Integrity Solution),具备晶体管级的电迁移和电流电阻压降分析技术(EMIR),获得晶圆厂在电源签收中SPICE级精度的认证,从而创建了设计收敛的最快路径。新的
[半导体设计/制造]
Cadence Spectre X仿真器为谱瑞集成电路提供最高效验证
楷登电子宣布,谱瑞集成电路(Parade Technologies)已应用部署了CadenceÒ Spectre® X仿真器,并将其用于显示面板集成电路(IC)的模拟仿真加速。采用Spectre X仿真器,谱瑞的模拟仿真性能在保证黄金精准的前提下较之前解决方案提速三倍。 谱瑞开发的先进触屏产品需要高性能IC以确保精确度和低功耗。为了应对设计尺寸的不断增大,及高速和复杂性的挑战,谱瑞需要能够在保证黄金精准度的同时具有更快仿真速度的解决方案。经过完整评估,谱瑞认为Spectre X仿真器是其显示面板IC设计项目的最佳解决方案,帮助设计工程师轻松找到精准度和性能的最佳平衡。 “为了保证准确度达到最高,我们需要具备SPICE准确度
[模拟电子]
Cadence扩展JasperGold平台用于高级形式化RTL签核
JasperGold形式验证平台新应用Superlint和Clock Domain Crossing助逻辑设计人员将IP开发时间缩短四周楷登电子(美国Cadence公司)今日正式发布JasperGold 形式验证平台扩展版,引入高级形式化验证技术的JasperGol。下面就随测试测量小编一起来了解一下相关内容吧。 JasperGold形式验证平台新应用Superlint和Clock Domain Crossing助逻辑设计人员将IP开发时间缩短四周 楷登电子(美国Cadence公司)今日正式发布JasperGold® 形式验证平台扩展版,引入高级形式化验证技术的JasperGold Superlint和Clock Domai
[测试测量]
Mentor 宣布推出适用于三星 8LPP 和 7LPP 工艺技术的工具和流程
eeworld网消息,Siemens 业务部门 Mentor 今天宣布,已与三星电子合作推出各种适用于三星 8LPP 工艺技术的 Mentor 设计和验证工具及流程。在 EUV 光刻时代到来之前,最具竞争力的扩展优势将源于 8LPP。相较于 10LPP 工艺,8LPP 的性能实现了进一步提升。针对 8LPP 推出的工具包括 Calibre® 物理验证套件、Mentor® Analog FastSPICE™ (AFS™) 定制和模拟/混合信号 (AMS) 电路验证平台,以及 Nitro-SoC™ 布局和布线 (P&R) 电子设计平台。这些 Mentor 解决方案可用于三星 8LPP 工艺技术生产流片的设计和 Sign-off。
[半导体设计/制造]