未来CPU发展何去何从？SoC还是SiP？

      Intel在2月9日召开的国际固态电路会议(International Solid State Circuits Conference ，ISSCC)上公布了有关其集成度最高的CPU的详情，而NEC则独立发表了一篇论文，提出了搭建处理器的非常有发展潜力的新方案。

      这两篇论文引发了这样的争论：未来微处理器将会沿着系统级芯片（system-on-chip）的方向发展还是沿着系统封装（system-in-package）的方向发展？尽管对此存在争议，但Intel在微处理器领域中所占的统治地位日趋明显。

      此次研讨会所收录的8篇论文中有4篇论文来自Intel，唯有NEC的这篇论文提出了不同呼声。计算机科学协会教授Krste Asanovi表示，‘今年（论文）收成不好’。

      Intel将近一步拉大和其竞争对手AMD、IBM和Sun Microsystems之间的差距。尽管受金融海海啸影响，Intel仍然计划在2009年推出其采用32nm制造工艺的CPU，某位Intel竞争对手对Intel此举表示‘非常震撼’。

      有一位不愿透露姓名的工程师表示，“我们可能要到2011年才会这么做（推出32nm CPU）。”

      Intel在其中的一篇论文中介绍了Nehalem-EX，这款服务器用CPU采用了23亿个晶体管，是Intel计划于今年第三季发售45nm Nehalem系列CPU成员之一。Nehalem-EX内含8个支持双线程的内核、2个存储控制器和4个6.4 GT(gigatransfer) /秒的点-点互连，以实现高端服务器中多个CPU之间的直接数据传送。

      Nehalem-EX所用架构参考了其竞争对手AMD的做法---AMD在其CPU集成了存储控制器和HyperTransport互连。Intel架构设计师Rajesh Kumar就Nehalem系列CPU单独发表了一篇论文，他在文中表示，Intel所采用的快速通道互联（QuickPath Interconnect，QPI)技术是‘Intel十年来所做出的最大平台改变’。

      Intel投入了很多时间来研究如何降低Nehalem-EX这一类功耗高达130W的处理器的功耗。该处理器采用三个彼此独立的电压和时钟域来优化对其内核、I/O和非内核区域控制，并且还可以关闭闲置QPI端口，每关闭一个QPI端口平均可以节省2W的功耗。

      Nehalem与之前采用快速domino电路的CPU有很大区别，Nehalem采用的是功率更有效的静态电路。

      “在1990年代，我们主要关注的是CPU的性能，并且不惜一切代价来实现”，Kumar表示，“我们搭建了速度更快的电路，但同时这些电路的功耗也非常大。若Nehalem仍采用以往的做法，则其功耗将无法让人接受。 [page]

用于处理器用存储器的新方案

      NEC首席研究员Hideaki Saito在其发表的一篇论文中表示，他认为应该对处理器存储器采用系统级封装（SIP）技术，或者至少在复杂芯片中采用SIP技术，如智能手机这一类产品。

      Saito简介了一项技术，通过采用铝-铜链路直接连接存储器芯片和移动处理器。该存储器芯片基于SRAM单元的2-D阵列，可根据应用需要连接不同的逻辑模块。

      NEC研究人员采用了一种新颖的互连方式来连接该堆栈。此外，NEC还研发了一款独一无二的10微米沥青电极来连接这两个内核。

      NEC有推出一款原型芯片，该芯片采用了90nm Mbit级存储器阵列，通过3269个电极与一个处理器芯片相连。两者间互连通道所产生的延迟为93微微秒（picosecond）。

      Saito表示，采用该方案可实现对存储器的快速访问，同时芯片制造商可以采用独立的制程来生产存储器和处理器内核，从而节省成本。

      一位参加了本次研讨会但不愿透露姓名的教授级研究人员表示，“我觉得（NEC的）这个方案非常有前途，但是我不会采用重新配置逻辑模块的方式，因为这会增加延迟。”

      来自Berkeley的Asanovi认为，NEC提出的方案成本太高，并且如果采用互连方案导致产品不合格，那么成本会更高。他强调，“它现在还只是一个研究课题”。

      事实上，Saito表示要将其研究成果应用到商用产品至少需要两年的时间。