利用可编程展频时钟生成器来降低EMI干扰

最新更新时间:2010-05-24来源: 中电网关键字:电磁干扰  抑制  降低  可编程  展频时钟 手机看文章 扫描二维码
随时随地手机看文章

  电磁干扰(EMI)是一种会通过导致意外响应或完全工作实效从而影响电气/电子设备性能的能量。

  EMI是由辐射电磁场或者感应电压和电流产生的。当前高速数字系统中的高时钟频率和短边率也会导致EMI问题。

  传导和发射EMI的一个重要产生源是连接交流电源线的电气设备,例如电脑和开关电源,以及带有电动马达的电气设备,例如冰箱、空调和电单车等。

  一旦电气设备的EMI传导到一个电路里,里面的线缆就会像一根天线一样,将传导EMI以RFI(无线电干扰)的形式“广播”到整个电路中。

时钟域里的Hershey Kiss展频时钟频率概图

图1:时钟域里的Hershey Kiss展频时钟频率概图。

  EMI可能影响不大,也可能导致灾难性的故障,所以对EMI的有效控制是非常重要的。电磁兼容性(EMC)是指系统能在指定环境下运行而不会传导或发射过量电池干扰的能力。

  EMI标准和相关成本

  EMC标准的宗旨是为了确保电子设备不会影响其它电子设备的运行甚至导致设备的故障。

  各国针对“电视、广播、便携式娱乐设备、电子游戏和互联网设备”等消费电子设备的EMI屏蔽功能的要求各有不同。

  目前为止已经有各种各样的组织发布了EMI规范。在美国,FCC发布了针对A?级和B级电子设备的第15部分J章规范。A?级和A层规范针对的是工业设备,而B级和B层规范则适用于消费电子产品。EMI规则减少了电子设备之间的干扰,解决了健康和安全方面的问题。

频率域里的展频时钟频率概图

图2:频率域里的展频时钟频率概图。

  如何控制EMI,一般要考虑以下几个因素:

  1) PCB设计-“灵敏元件、电源和地面层的隔离”

  2) 电路电流-“EMI辐射会随电流增大而增加”

  3) 频率,包括回转率-“EMI辐射会导致频率升高”

  4) 带宽

  5) 电路回路区域-“保持在最小”

  6) 屏蔽/过滤-“结合合理的设计、过滤、屏蔽和其它技巧,来以最低成本的方法将EMI控制在所需等级”

  7) 展频时钟-“合适的展频数量和调制频率”

  8) 抖动应用系统中时钟的中心频率,以便将辐射能量扩展到多个频段,而不是让所有能量辐射到一个频率。

  控制和降低EMI的方法

  控制和降低EMI有两个基本方法:抑制和吸收。最常用的降噪方法包括合理的设备电路设计、屏蔽、接地、过滤、隔离、分隔和定向、电路阻抗级控制、线缆设计和噪音消除等。

  这些方法要求使用无源和有源元件,例如滤波器、扼流器、铁氧体磁珠、箔片和??件,并结合PCB设计规则和展频时钟生成器(SSCG)。

Hershey Kiss展频概图的优势

图3:Hershey Kiss展频概图的优势。

  在源头处解决EMI问题

  EMC设计的一个基本原则是在PCB的源头处减弱EMI。展频法是指有意将特别带宽中产生的辐射能量扩展到频率域,产生一个带宽更大的信号。展品时钟生成器(SSCG)就可以执行这一功能。

  在选择展频时钟来减弱消费电子产品的EMI时,开发人员必须确保以下几点:

  1) 系统必须通过EMI型式测试。良好的频率概图和调制频率是最重要的。高质量的Hershey Kiss频率概图在降低EMI上是性能最好的;与之相比,三角频率概图需要更大的扩展量才能将EMI降低到同样等级(见图1至图3)。调制频率越高,就能将EMI降到更低的程度(如图4)。

  2)即便展频有副作用,也要保持系统性能。首先,PLL必须运行于一个理想状态,例如较高的PFD和VCO频率和适当的带宽等等。第二,频率扩展量必须尽可能小,以便保持较高的系统时序余度和较低的周期间抖动。频率扩展量更小,系统的平均频率就不会降低太多,因而系统的运行速度也就不会那么慢。

  3)要将对系统总成本的影响最小化。在消费电子产品中,展频时钟芯片的价格向来是一个主要的价格问题。但是,在最近几年消费电子产品复杂性越来越高的同时,开发人员也要慎重考虑开发成本和风险。

  比如,在抑制EMI和抖动中即便只有一项要求没有达到,消费电子产品的系统时钟需要调整的可能性就更大。可编程型抑制EMI的方法的灵活性,可以大大降低开发成本和风险,从而确保满足所有要求。

通过调制频率降低EMI

图4:通过调制频率降低EMI。

  展频时钟生成器

  展频时钟生成器(SSCG)可分成可编程和不可编程两种,也可以根据其是否有Hershey Kiss频率还是三角展频来分类。不同消费电子产品的展频时钟对于频率、中心或向下扩展、扩展量、调制频率、Hershey Kiss或三角展频等的要求是不同的。

  由于非可编程式展频时钟芯片是为特殊应用定制的,频率范围和扩展量只有几个固定的可选项,要在最大化成本/性能的同时满足最优展频要求,就变得非常困难。

  市场上大部分固定功能的时钟芯片都有多个固定的可选择输入频率范围(如20-40MHz, 40-80MHz和80-160MHz)以及扩展率(如0.5%, 1%, 2%和3%)。要实现优化,就需要两套PLL参数,一套针对EMI抑制性能,另一套面向PLL性能。

GP SSCG缓冲器芯片中的频率调整

图5:GP SSCG缓冲器芯片中的频率调整。

  当实际配置和这些理想设置有偏差时,各种副作用就会产生。比如,如果输入频率不在所选范围的正中,VCO和调制频率就会被直线调整(下图6)。

  如果PLL带宽太低(一般是由于控制周期间抖动,如图6所示),那么频率概图就会变形,从而影响EMI性能。

  当输入频率最低时,结果是最糟糕的:因为PDF和VCO频率都很低,周期间抖动大大增加,并且由于调制频率低而频率概图可能变形,EMI抑制性能就会大大降低。

频率调整和理想概图比较

图6:频率调整和理想概图比较。

  当扩展量的选择受到限制时,开发人员就必须选择一个超出需要的更大扩展量。这常常会增加周期间抖动,并降低系统时序预算。

  如果没有一个扩展率可以满足系统要求,开发人员就必须要求时钟供应商对设计作出改动并提供一款新的芯片,而这个过程中,哪怕仅仅是改变一个金属层那么简单,也最少需要数周的时间,并且成本一般都非常高。

  与之相比,一个可编程的展频时钟生成器则能够提供支持可现场编程性的通用时钟,并结合片上非易失性存储器,实现动态的展频参数重置,从而不需要让厂家花大量时间和成本对芯片进行改动。

  可编程性还让展频时钟性能能够针对所要求的规格进行优化。比如,开发人员可以规定2.1%的精确扩展率(而不是固定选择的3%),或者为实现所需的频率设置而优化调制模式。

  上面的图4展示了如何利用一个带有2个展频PLL的4PLL型时钟芯片,通过调制频率优化来轻松将EMI降低3 ~4 dB的。这些扩展的PLL都有两个独立扩展模式可供选择。

  大部分开发人员都更喜欢使用Hershey Kiss展频时钟来实现更好的EMI抑制性能,但很多时钟供应商都只提供线性展频时钟。在理想情况下,一个SSCG必须同时提供Hershey Kiss和线性展频时钟。图3展示出Hershey Kiss展频时钟在上面所示的4PLL时钟芯片测试条件下一次性EMI降低了1.67dB。

  另外,重要的时钟参数,例如PLL电荷泵电流、VCO增益和输出驱动强度,都是必须能够编程设置的。这样的灵活性能够大大提高系统性能,减少系统开发时间,将改动限制到最小并降低风险。

关键字:电磁干扰  抑制  降低  可编程  展频时钟 编辑:金海 引用地址:利用可编程展频时钟生成器来降低EMI干扰

上一篇:基于智能传感器MPXY8320A的TPMS系统设计
下一篇:Maxim推出用于OFDM电力线通信的集成模拟前端IC

推荐阅读最新更新时间:2023-10-12 20:16

高频雷达抑制冲击干扰的研究与实验
高频雷达抑制冲击干扰的研究与实验 工作在高频波段的超视距雷达如何抑制雷电、无线电通信等信号的冲击干扰是目前国内外尚未解决的问题.本文首次揭示了这种干扰在雷达多普勒域存在的奇异性特征,并根据这种特征提出了在多普勒域检测冲击干扰的小波分析方法和高频雷达抑制冲击干扰的方案.现场实验结果表明这种方法简便有效.本文从理论上解决了在窄带相关系统中检测冲击干扰的问题,工程上实现了高频雷达对冲击干扰的抑制,从而提高了这种雷达的生存能力.   关键词:高频雷达;多普勒信号;小波变换 An Approach and Experiment of Suppressing Burst Interference in High-Freq
[模拟电子]
高频雷达<font color='red'>抑制</font>冲击干扰的研究与实验
DSP器件的现场可编程技术
DSP问世以来,以其强大的功能、合理的价格已经被设计者广泛应用。但不同于FPGA器件的是,DSP并不是为现场可编程而开发的,因此,在嵌入了DSP器件的产品中,如果需要对产品性能进行升级而需要升级程序时,往往会由于现场可编程能力缺乏,而给用户造成麻烦。本文以TI公司的54系列DSP为例,通过对DSP开发过程的分析和代码生成机理的深入研究,找到了一种对DSP器件进行现场编程的方法。 1 54x DSP的开发 CCS集成开发环境是TI公司针对其全系列DSP开发的仿真编译器,可开发目前TI公司几乎所有类型的DSP芯片。在CCS集成开发环境下,54x DSP的开发一般分为以下几个步骤:程序编写、程序编译、COFF文件生成、仿真运行、HE
[应用]
德州仪器为降低噪声和系统功耗推出新一代逻辑单元
电气噪声可能是设计师最不想碰到的噩梦,从而会导致系统异常运行,甚至导致难以跟踪的故障。在传统的CMOS逻辑中,噪声会导致信号振荡,从而导致更高的电流消耗甚至产生信号错误。这些错误最终会导致系统故障,严重时可能需要更改设计。 许多设计工程师通过使用外部基于输入的施密特触发器输入逻辑缓冲器来消除信号噪声,施密特触发器通过使用两个阈值进行信号转换来消除振荡,从而消除了缓慢且嘈杂的信号沿,并防止了噪声沿信号链传播并导致信号错误。最终结果是更好的系统鲁棒性和性能,图1显示了施密特触发器的框架。 图1:施密特触发器输入的好处 设计人员逻辑器件以避免噪音干扰,TI的HCS逻辑系列使用最新的300毫米晶圆工艺,支持从工业,汽车到个人电子产品
[汽车电子]
德州仪器为<font color='red'>降低</font>噪声和系统功耗推出新一代逻辑单元
FEV公司展示双级可变压缩比技术 油耗降低5-7%
在2013国际汽车工程师大会(SAE)上,德国发动机公司FEV展示了一项双级可变压缩比技术,该技术能够帮助汽油发动机达到更低的燃油消耗率。 可变压缩比的目的在于提高增压发动机的燃油经济性。在涡轮增压发动机中,为了防止爆震,其压缩比低于自然吸气式发动机。在增压压力低时热效率降低,使燃油经济性下降。特别在涡轮增压发动机中由于增压度上升缓慢在低压缩比条件下扭矩上升也很缓慢,形成增压滞后现象(或称涡轮迟滞现象)。也就是说,发动机在低速时,增压作用滞后,要等到发动机加速至一定转速后增压系统才起到作用。为了解决这个问题,可变压缩比是重要方法。就是说,在增压压力低的低负荷工况使压缩比提高到与自然吸气式发动机压缩比相同或超过;另一方面,在高增压的
[汽车电子]
FEV公司展示双级可变压缩比技术 油耗<font color='red'>降低</font>5-7%
嵌入式系统降低功耗的方法研究
引 言     随着嵌入式系统应用的迅速发展,PDA和移动电话等便携式装置深入到生产生活的各个角落,嵌入式系统市场有迅速增长趋势。嵌入式系统一般是由电池来供给电能的,而且大多数嵌入式设备都有体积和重量的约束。减少电能消耗不仅能延长电池的寿命,缩短用户更换电池的周期,而且能提高系统性能与减小系统开销,甚至能起到保护环境的作用。 1 嵌入式系统功耗分析     研究微处理器的低功耗设计技术,首先必须了解它的功耗来源。如图1所示,从高层次仿真得出的结论可以看出,通过开关级功率模拟所获得的高性能CPU的功率分布关系。其中,时钟功耗所占比例最大,包括时钟发生、驱动器、时钟树、锁存器和所有时钟负担的器件;数据通路的功耗仅次于时钟,主要
[电源管理]
嵌入式系统<font color='red'>降低</font>功耗的方法研究
微电子全新可编程超低功耗热释电信号调理芯片问市
翠展微电子(上海)有限公司(Grecon)日前宣布推出一款针对人体被动红外(PIR)应用的可编程式超低功耗数字调理芯片M8601。采用该芯片的数字式热释电探头,通过该传感器的陶瓷敏感元检测出人体红外辐射信号,探头内部的信号调理芯片再进行数字化采样、滤波以及逻辑运算。通过对芯片内部的寄存器进行配置,把经过处理之后的数字信号或I/O信号以单线通信模式(兼容DOCI)传输给外部单片机或负载电路。在正常工作模式下芯片工作电压范围是1.4V-3.6V,芯片具有极低的功耗电流,在工作电压3V条件下,整个探头的功耗低于3µA。 M8601是一款超低功耗可编程信号调理芯片,可以根据用户的实际使用需求,通过外部单片机对其内部的寄存器进行配置,把
[嵌入式]
翠<font color='red'>展</font>微电子全新<font color='red'>可编程</font>超低功耗热释电信号调理芯片问市
台积电完成16纳米手机芯片 能耗降低50%
北京时间11月13日消息,台积电宣告完成16纳米手机芯片,16纳米制程处理器将会在明年正式应用,华为已经成为首批客户之一。 台积电完成16纳米手机芯片 能耗降低50%(图片来自Bing) 据悉,16FF+的制造工艺本月经历了质量与可靠性测试,可支持ARM Cortex-A57核心运行至2.3GHz主频,在运行日常任务时A57核心与A53核心功耗仅为75mW。与前代20纳米产品相比,速度提升40%,能耗降低50%。 台积电联席CEO魏哲家(音译)透露,将于2015年第二季度或第三季度初量产16nm FinFET制造工艺。目前,寻求台积电代工的客户已经超过60家,而苹果的下一代移动处理器A9也会采用这种
[半导体设计/制造]
台积电完成16纳米手机芯片 能耗<font color='red'>降低</font>50%
基于可编程逻辑的便携式设备多节锂电池管理
  便携式设备的便携性是与电池的发展息息相关的,从最初的铅酸电池、镍镉(Ni-Cd)电池发展到镍氢(Ni-H)、锂离子(Li-ion)电池一直到最近的锂聚合物(Li-polymer)电池,能量密度逐步提高,移动性能越来越强,电池的缺点也不断被克服。本文就将介绍一个便携式锂聚合物电池的管理系统设计。    系统整体结构   本设计的应用实体是一个工业上使用的便携式设备,采用Altera的FPGA和其上的NIOS II嵌入式处理器,并使用USB接口与电脑相连接,面向的是大数据量应用。这个设备需要30V直流电压,所以计划使用4个1000mAh锂聚合物电池串联的电池组;另外,出于防水防尘的考虑,对外只使用一个方形的USB接口(US
[电源管理]
小广播
最新模拟电子文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved