赛灵思宣布采用 28 纳米工艺加速平台开发

　全球可编程逻辑解决方案领导厂商赛灵思公司 (Xilinx Inc.  ) 今天宣布，为推进可编程势在必行之必然趋势，正对系统工程师在全球发布赛灵思新一代可编程FPGA平台。和前代产品相比， 全新的平台功耗降低一半，而性能提高两倍。通过选择一个高性能低功耗的工艺技术，一个覆盖所有产品系列的、统一的、可扩展的架构，以及创新的工具，赛灵思将最大限度地发挥 28 纳米技术的价值， 为客户提供具备 ASIC 级功能的 FPGA，以满足其成本和功耗预算的需求。同时还能通过简单的设计移植和 IP 再利用，大幅提升设计人员的生产力。

　　目前，过高的 ASIC 设计和制造成本、快速演化的相关标准、缩减物料清单以及对软硬件可编程性的需求，与当前经济不景气且员工数量减少的状况相互交织，令当前的现实环境雪上加霜，迫使电子产品设计人员必须逐步把 FPGA 用作 ASIC 和 ASSP 的替代方案。赛灵思将上述各种趋势的互相交织，视为可编程技术势在必行的重要驱动因素。

　　同时，功耗管理及其对系统成本和性能的影响也是当前电子系统设计人员和制造商所首要关注的问题。随着竞争日益激烈，尽力降低功耗、加强对热耗散的有效管理、并同时在由价格和性能驱动的功能方面保持领先等更加不可或缺。

　　赛灵思可编程平台开发全球高级副总裁 Victor Peng 指出：“在 28 纳米这个节点上，静态功耗是器件总功耗的重要组成部分，有时甚至是决定性的因素。由于提高可用系统性能和功能的关键在于控制功耗，因此为了实现最高功效，首先必须选用适合的工艺技术。我们选择了台湾半导体制造有限公司 (TSMC)和三星(Samsung)的高介电层/金属闸 (high-k metal gate)高性能低功耗工艺技术，以使新一代 FPGA 能最大限度地降低静态功耗，确保发挥28 纳米技术所带来的最佳性能和功能优势。”

　　与标准的高性能工艺技术相比，高性能低功耗工艺技术使得 FPGA 的静态功耗降低了 50%，较低的静态功耗可让赛灵思向客户交付业界功耗最低的 FPGA，且比前代器件的总功耗减少 50%。同时，新一代开发工具通过创新时钟管理技术可将动态功耗降低 20%，而对赛灵思业界领先的部分重配置技术的增强，将帮助设计人员进一步降低33%的功耗和系统成本。

　　为解决互联层面上的系统性能瓶颈问题，赛灵思将提供业界最高性能的接口，充分满足客户对高带宽芯片间、板间和设备间互联的需求。由于客户日益将 FPGA 用作其系统的主要(乃至核心)器件，因而互联接口就变得尤为重要，同时其也决定着在 ASIC 和 ASSP 方案不适用时，新一代FPGA 将如何帮助客户构建系统。

　　保障 IP 和设计投资

　　工具的改善再加之统一的 ASMBL 架构可提高效率，进而减少对设计方案的修改需求，调节高性能和低成本器件之间的转换，并在 Spartan-6 和 Virtex-6 FPGA 客户今后开发新一代产品时简化其设计方案的移植。

　　统一的架构可使赛灵思得以实现其“可插接 IP”的愿景，从而帮助客户保障其 IP 投资，并更方便地推出满足多种终端市场需求的产品系列。可插接 IP 和架构统一还能通过降低 IP 开发成本创建规模更大、响应性更强的业界集群，最终支持赛灵思通过目标设计平台加速创新和降低开发成本的战略。

　　为支持 IP 模块的互联和嵌入式系统的构建，赛灵思于2009 年 10 月宣布与 ARM 合作开发新一代 AMBA AXI™ 规范且扩展支持 FPGA 实施方案，这将为软硬件设计人员提供经实践检验、广泛采用的标准，进一步推进 IP 的开发和重用。

　加速平台发展，推动可编程技术势在必行之发展趋势

　　随着 ASIC 和 ASSP变得只适用于那些最大批量规模的应用，赛灵思积极致力于的降低总功耗的努力，在全面发掘 FPGA 的可用潜力以帮助系统支持多种应用方面就越发重要。例如，便携式医疗设备需要降低价格、缩减尺寸、降低静态功耗以支持电池供电操作，同时还要减少热耗散以便满足航空航天和国防领域在高性能计算、电子战和雷达系统方面较高的性能需求。而太空与国防领域的应用则需要借助降低散热来提升性能，让电子作战与雷达系统具备更高性能的运算能力。

　　全新硅器件和开发工具将构成赛灵思和第三方合作伙伴共同推出的新一代目标设计平台的基础平台，并将提供只有借助赛灵思的工艺技术、架构和工具创新才能实现的“超高端 FPGA”。

　　超高端 FPGA 集成了较高的串行 I/O 带宽，逻辑密度比目前高端 FPGA 的逻辑密度高一倍多，而且采用高带宽接口支持新一代存储技术。这样，电信系统开发人员就能用它来替代单个大型 ASIC 或 ASSP 芯片组，满足以下应用的需求：

　　· 电信系统的高端 Tb 级交换结构：超高端 FPGA 可通过集成全球最高带宽的串行 I/O 来支持 1Tbps 全双工交换机的单芯片实施方案，其逻辑密度比目前的 FPGA 翻了一番，而且高带宽接口可支持新一代存储技术以最终取代单个大型 ASIC 或ASSP 芯片组。

　　· 400G 光传输网络 (OTN) 线路卡：单部超高端 FPGA 所执行的带宽足以支持多个 40G 或 100G 单芯片实施方案以替代线路卡上的多个 ASSP。