高速ADC的无缓冲式架构选择

如今，高速模数转换器(ADC)的种类和供应商众多，要选择一款合适的产品可能并非易事。当您缩小搜索范围后，最终的抉择往往是选取缓冲型还是无缓冲型(开关电容)转换器。尺寸和功耗受限的应用通常倾向于无缓冲型。无论做何选择，都可以找到许多相关的文章，提醒您注意模拟输入接口问题，特别是在较高的中频频率下。

　　在信号链中使用ADC的根本目的，是在设计中以及最终在系统层次上实现最佳的动态范围、噪声特性(信噪比或SNR)和线性度(无杂散动态范围或SFDR)。本文首先将阐述缓冲型与无缓冲型ADC的区别(优缺点)，然后讨论原始无缓冲ADC内部采样网络的反冲(一般称为“电荷注入”)，以及如何驱动无缓冲型ADC。最后，本文将说明构建适当抗混叠滤波器(AAF)所需的特殊模拟输入接口设计要求，并给出一个范例。

　　我是否需要使用无缓冲型ADC?

　　缓冲型与无缓冲型ADC之间存在很大差异。缓冲型的优点比较直观，缓冲器将模拟接口电路与内部开关电容采样工作隔离开来，这就为ADC驱动器提供一个受控的输入阻抗，瞬态效应(一般称为“反冲”)大大减弱。反冲或电荷注入是指当ADC的内部采样开关断开和闭合时，残余电荷被送回到输入信号中。

　　缓冲器带来的这些好处可以在一定程度上简化模拟接口设计，并且支持更高的输入带宽。然而，缓冲器的缺点也是存在的，尽管不太明显。缓冲器通常需要较高的电源电压，这会带来额外的电源设计问题。ADC的噪声和线性度也会受到影响，因此在电源方面，整体ADC设计大受影响。

　　在系统层次上，多数高速ADC的输入采用放大器驱动。因此，在常见的信号链应用中，缓冲器的电源有点多余。如果模拟接口电路和放大器设置为直接驱动采样网络，而不使用缓冲器，则整个系统可以得到更好的优化。问题是如何处理提供给驱动器电路的原始采样电容的电荷(反冲)。

　　去掉缓冲器是多数系统设计师倾向做出的妥协，因为可以额外节省功耗，但这样一来，设计师必须面对一个棘手的任务——在转换器与放大器之间提供一个可以实现的模拟接口。不用怕，因为即使无缓冲型转换器的阻抗随着采样状态(跟踪模式与保持模式)和中频频率而变化，但该设计在最终应用中仍将有效。您只需在利用无缓冲型ADC进行设计时，认真遵守一些注意事项。

　　了解抗混叠问题

　　ADC是信号链中的一项值得注意的模拟功能。无论所选ADC是缓冲型还是无缓冲型，驱动放大器与转换器之间都需要一个适当的AAF设计，用以降低宽带噪声和杂散。相比于传统线性模块(如混频器和放大器等)，ADC具有一些非常独特的特性，其中之一是混叠。

　　混叠是指所有频率成分“折叠”到基带或第一奈奎斯特区。如果在所需信号带宽(目标奈奎斯特区)外有不需要的杂散和噪声，混叠就会造成问题。为此，一般会在ADC输入端之前使用一个抗混叠滤波器。驱动放大器、抗混叠滤波器和ADC内部的采样网络构成一个紧密交织的系统，可以对其进行优化以有效满足大多数应用的要求，您只需要知道一些诀窍就能成功。

　　第一步是确定抗混叠滤波器的要求，包括阻带抑制曲线和通带纹波要求。这些要求一般由带外成分决定，必须防止带外成分混叠到目标频段内。目标是确定可以实现并且仍能满足要求的最小滤波器阶数，使元件数量最少，整体系统复杂度最低。为便于讨论，假设使用无源LC滤波器。

　　一旦确定滤波器后，下一步便是设置模拟接口的阻抗。较低的阻抗对ADC有利，因为它给采样网络带来的驱动阻抗较低，但不利于驱动放大器。这一点在设计中很关键。多数驱动放大器设置为驱动大约75 Ω的阻抗(单端)，这是AAF设计的一个良好开端。

　　无论何种阶数或类型，LC滤波器在ADC输入端应有一个并联电容，此电容对滤波器与ADC的接口至关重要。该并联电容充当第一缓冲器，缓冲来自无缓冲型ADC的反冲电荷。电容越大，则对电荷反冲的抑制越好，ADC驱动性能也就越高。记住，可以在AAF中调整阻抗，以优化ADC性能和/或放大器性能。

　　影响LC滤波器驱动无缓冲开关电容高速ADC的另一个因素是滤波器的输出阻抗Q。滤波器驱动ADC的采样网络，所以，该输出阻抗是ADC驱动阻抗的一部分。如果滤波器驱动网络的Q太高，则ADC内部采样网络的电荷反冲会在模拟输入端引起响铃振荡。这种振荡如果没有在一个时钟周期内消失，就会造成额外的失真。

　　多数ADC模拟接口设计实际上是集总元件网络，而不是匹配系统。这种“中频片”成为“匹配”与集总元件分析——转换器的“可用”带宽、并联电容要求、去Q、波长和走线长度限制——之间的过渡。了解这些变量后，我们将有多种不同的AAF权衡和设计方法可以考虑。

AAF设计示例

　　大多数模拟接口可以利用驱动放大器之后的LC抗混叠滤波器来设计。输入频率使得系统可以作为集总元件电路进行分析，而不涉及到阻抗匹配问题。只要信号路径距离小于模拟输入波长的1/10，集总元件模型就是充分有效的。即使信号路径距离较长，通常也不要求阻抗匹配。然而，较长的信号路径距离会带来其他问题。

　　板走线路径会将寄生电感和电容引入LC滤波器。这可以通过滤波器设计来处理，即改变滤波器元件值，以补偿印刷电路板(PCB)的寄生效应。关键问题是要让抗混叠滤波器的最终并联电容尽可能靠近ADC输入端，从而使采样网络中的电感最小，以免因为模拟接口的时钟性质而引起响铃振荡。

　　为了说明这一点，考虑一个简单的二阶LC AAF设计，它包括一个串联电感、并联电容和端接电阻，因而该滤波器部分的传递函数如下：

　　其通用二阶形式为：

　　如果让这两个传递函数的系数相等，可以得到：

　　并且：

　　对于大多数应用，带宽和滤波器类型是固定的设计参数(本例为巴特沃兹型)。单凭这两个参数并不能确定滤波器设计，最终的决定参数是阻抗水平，即滤波器的阻抗可以调整，以便有利于ADC驱动或放大器负载。

　　假设带宽为200 MHz，滤波器类型为二阶巴特沃兹响应。放大器设计驱动150 Ω负载，因此R = 150 Ω、L = 155 nH、C = 4 pF。然而，如果4 pF并联电容不足以缓冲电荷反冲，则可以加大放大器的负载为代价，降低AAF阻抗，反之亦然。

　　从实际考虑，AAF设计还存在其他限制，如电路板物理布局布线等。例如，有时可能无法让放大器与ADC靠得非常近，这样一来，电路板布线就成为AAF设计的一部分。走线路径会增加额外的串联电感和电容，从而影响滤波器的响应。

　　这可以通过选择适当的元件来处理，即降低电感值，让电路板走线来补偿实际的AAF电感值。这样，设计的最重要部分就是在不违背制造规则的前提下，让并联电容尽可能靠近ADC输入端，因为该电容要“缓冲”电荷反冲(参见下图)。

　　长走线的等效电路实际上会反映一些寄生电感。考虑上面的等效电路，它看起来像是一个不同的RLC模型。因此，这里的目标是尽量降低电路中的额外走线电感“L”，从而使可能发生的反冲响铃振荡最小，以免产生失真和/或不同的滤波器曲线。这只是一个例子，说明放大器、AAF和ADC需要紧密配合才能使信号链有效工作。

　　结束语

　　高速ADC无论采用缓冲式架构，还是采用无缓冲式架构，都有各自的理由。无缓冲型高速ADC可能需要更复杂的模拟接口设计，但就功耗而言，它可以给整体系统效率带来很大的好处。无缓冲型ADC设计要求将模拟接口设计与采样网络作为一个整体考虑，包括放大器、AAF和ADC的内部采样网络。对于大多数应用，只要认真考虑上述变量，就可以圆满完成任务。