如何将基准源噪声减半

最新更新时间:2012-03-16来源: 互联网关键字:基准源  噪声 手机看文章 扫描二维码
随时随地手机看文章
低频1/f噪声(LF噪声)指的是电压基准源在10Hz以下的噪声,设计中很难抑制这部分噪声。通过搭建低通RC滤波器有助于降低LF噪声,但这需要很大的电容、电阻。电容值较大时,具有较低的泄漏电阻,该电阻与大阻值电阻相串联,构成一个不受控制的分压器,从而引起电压误差和长期不稳定性。大阻值串联电阻同样也会产生误差,这种误差通常是由于漏电流产生了不希望的压降以及电阻自身的热噪声引起的。

多个基准源串联可以降低LF噪声。使用多个电压源(每个电压源等效于一个直流源和一个噪声源)时,直流电压线性增加,噪声源(如果非相关)则是以RMS几何求和。例如,使用四个基准源,每个基准源等效于一个VREF基准和一个VNOISE噪声,则产生如下输出:



噪声电压与直流基准电压之减半。

图1给出了如何将多个基准源串联,产生一路低噪声基准电压的电路连接。所用电阻采用高稳定性的金属薄膜电阻,所选择的运算放大器具有低噪声、超低输入失调电压和低温度系数。

图1. 由四路2.5V基准源串联产生10V电压,输出分压后得到2.5V,可使噪声电压减半。
图1. 由四路2.5V基准源串联产生10V电压,输出分压后得到2.5V,可使噪声电压减半。

两种类型2.5V电压基准源可用于该设计。表1和表2所示为使用MAX6037或MAX6143基准源时所产生的电压噪声。每个表都显示了4个基准源中每一个以及组合后产生的0.1Hz至10Hz噪声电压(RMS与峰-峰(P-P)值之比的偏差是由于测量P-P值时测量方法的主观因素引起的)。

表1. 图1电路使用MAX6037 2.5V电压基准源时所测得的噪声电压
Measurement Points Noise (µVRMS) Noise(µVP-P)
Reduced noise output(op amp, output to V-) 1.0 10
Across Reference A(OUTA to GNDA) 1.9 20
Across Reference B(OUTB to GNDB) 1.6 19
Across Reference C(OUTC to GNDC) 1.7 20
Across Reference D(OUTD to GNDD) 2.7 30

表2. 图1电路使用MAX6143 2.5V电压基准源时所测得的噪声电压
Measurement Points Noise (µVRMS) Noise(µVP-P)
Reduced noise output(op amp, output to V-) 0.27 2.2
Across Reference A(OUTA to GNDA) 0.52 4.7
Across Reference B(OUTB to GNDB) 0.60 4.8
Across Reference C(OUTC to GNDC) 0.50 4.3
Across Reference D(OUTD to GNDD) 0.55 4.7

基准源串联架构的附加优点是:可以降低由噪声引起的长期漂移。
关键字:基准源  噪声 编辑:神话 引用地址:如何将基准源噪声减半

上一篇:如何调整基准电压提高ADC精度
下一篇:Avago推出新系列光学隔离电压传感器产品

推荐阅读最新更新时间:2023-10-12 20:37

英研究人员在光电通信领域取得新突破,开发出能够用于高位速率光学系统的滤波器
英国南安普敦大学光电子研究中心的研究人员已经开发出一种能够用于高位速率光学系统的滤波器,这种滤波器可以消除信号通过长距离传输时引起的噪声。科学家们称,这种技术具有完全消除下一代光网络中的噪声以及产生更清晰的信号的潜力。 他们认为,这种先进技术有助于满足目前将光学信号转换成电子信号以进行进一步处理的要求,并表示,这种滤波器可以实现效率更高的传输和控制信号的方法,这是因为传输速度不受电子开关引起的较低速度的限制。滤波器应用已经刚刚在丹麦哥本哈根的COM中心的160Gbps测试台上进行过测试。ORC已经对这种滤波器研究了相当长的时间。这些滤波器是采用超结构光纤布拉格光栅技术加工的。 “超结构光纤布拉格光栅滤波器与备选解决方案
[焦点新闻]
放大器的噪声来源
自上市以来,CMOS单电源放大器就让全球的单电源系统设计人员受益非浅。影响双电源放大器总谐波失真加噪声 (THD+N) 特性的主要因素是输入噪声和输出级交叉失真。单电源放大器的THD+N性能源于放大器的输入和输出级。然而,输入级对THD+N的影响又让单电源放大器的这种规范本身复杂化。 有两种单电源放大器拓扑可以接受电源之间的输入信号。图1a所示拓扑具有一个互补差动输入级。在该拓扑中,放大器的输入位于负轨附近时,PMOS晶体管为“开”,而NMOS晶体管为“关”。当放大器的输入更接近于正电压轨时,NMOS晶体管为“开”,而PMOS晶体管为“关”。 这种设计拓扑在共模输入范围会存在极大的放大器失调电压差异。在接地电压附近的输入范
[电源管理]
放大器的<font color='red'>噪声</font>来源
TRF3761—具有集成 VCO 的低噪声整数 N PLL 频率合成器
TRF3761 是高性能、高集成度的频率合成器系列,其经过精心优化非常适用于无线基础设施应用领域。TRF3761 包含了低噪声的压控振荡器 (VCO) 以及整数 N PLL,并集成了 1、2 或 4 分频 (divide-by) 选项,能够实现更灵活的输出频率范围。其由 3 线串行编程接口 (SPI) 控制。TRF3761 可以在不被 SPI 或外置引脚使用时断电。 特性 §全面集成的 VCO; §低相位噪声:-138dBc/Hz(偏移为 600kHz,fVCO 为 1.9GHz ); §低噪声底限:10MHz 偏移时为 -160dBc/Hz; §整数 N PLL; §输入参考频率范围:10MHz~104MHz; §VCO 通
[新品]
如何降低测试系统开关噪声
  为测试电子和机电器件设计开关系统所遇到的问题和设计产品本身一样多。随着器件 中高速逻辑 的出现以及与更灵敏 模拟 电路的连接,使得降低测试开关系统中的噪声比以前任何时候更加重要。   本文所述的噪声降低技术准则是针对信号频率低于300MHz、电压低于250V、电流小于5A和电压乘赫兹积小于107。   任何新式 测试系统 都用很多信号和电源线来 仿真 和测量DUT(待测器件),并有各种各样的开关进行自动连接。通用测试系统结构示于图1。控制总线示于图中左边。模拟、数字和电源总线作为垂直线对示于不同子系统后面。   开关是整个系统的中心,互连很多测试点到测量仪器和路由信号、电源到DUT。几乎所有
[测试测量]
如何降低测试系统开关<font color='red'>噪声</font>
示波器频域分析电源噪声讲解
电源噪声是电磁干扰的一种,其传导噪声的频谱大致为10kHz~30MHz,最高可达150MHz。电源噪声,特别是瞬态噪声干扰,其上升速度快、持续时间短、电压振幅度高、随机性强,对微机和数字电路易产生严重干扰。  示波器频域分析在电源调试的应用本文谈到这么多年来最受关注的电源噪声测量问题,有最实用的经验总结,有实测案例佐证,有仿真分析相结合。  在电源噪声的分析过程中,比较经典的方法是使用示波器观察电源噪声波形并测量其幅值,据此判断电源噪声的来源。但是随着数字器件的电压逐步降低、电流逐步升高,电源设计难度增大,需要使用更加有效的测试手段来评估电源噪声。本文是使用频域方法分析电源噪声的一个案例,在观察时域波形无法定位故障时,通过FFT(
[测试测量]
示波器频域分析电源<font color='red'>噪声</font>讲解
LabVIEW和NI CompactDAQ助力UFSC复杂的车辆噪声测试
  声学图像识别50公里时速、1,904.3 Hz下的轮胎和排气噪声   “我们选择了紧凑且直流供电的NI硬件,它能为阵列中的麦克风提供电源。”   - Samir N.。 Gerges, Federal University of Santa Catarina (UFSC)   挑战:   开发一款便携且价格合理的声学波束形成形,实现通过噪声测量和其他应用中的噪声源识别 。   解决方案:   使用32个麦克风组成的螺旋阵列、NI LabVIEW软件、NI声音和振动测量套件,以及32通道的NI CompactDAQ系统,搭配8个NI 9234 4通道动态信号采集(DSA) 模块来获取噪声源的可视化图像
[嵌入式]
发动机进气系统噪声优化
1 前言 现在NVH(噪声、振动与舒适性)性能已经成为评价汽车品质的一个重要指标。各大整车厂都致力于通过提高汽车的NVH 性能来提升其品牌价值与市场竞争力。同时,随着人们对噪声污染的不断重视,针对汽车噪声的法规也不断严格 。进气噪声作为汽车的一个重要噪声源也得到了足够的重视。而传统的设计手段已不能针对市场需求,快速反应,设计出满足要求的进气系统。运用现代的CAE 技术开发进气系统势在必行。 本文阐述了一款自吸 发动机 进气系统噪声的优化过程。在该过程中运用CAE 技术,分析了整个进气系统(包括进气歧管在内)的声场特性,发现原进气系统在降噪作用方面的缺陷。通过计算分析,合理设计、布置消声单元,祢补了原进气系统在降
[嵌入式]
CMOS带隙基准电压的设计
0 引言 随着系统集成技术(SOC)的飞速发展,基准电压源已成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。基准电压源是超大规模集成电路和电子系统的重要组成部分,可广泛应用于高精度比较器、A/D和D/A转换器、随机动态存储器、闪存以及系统集成芯片中。事实上,高性能基准电压源直接影响着电子系统的性能和精度。由于带隙基准电压源能实现高电源抑制比(PSRR)和低温度系数,为此,本文提出了一种基于0.35μm标准CMOS工艺的高性能带隙基准电压源的设计方法。 1 带隙基准电压源的电路设计 1.1 基本原理 本设计利用晶体管基射结电压差△VBE的正温漂去补偿晶体管基射结电压VBE的负温漂,
[应用]
小广播
最新模拟电子文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved