DS1250 4096k、非易失SRAM-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

DS1250 4096k、非易失SRAM为4,194,304位、全静态非易失SRAM，按照8位、524,288字排列。每个完整的NV SRAM均自带锂电池及控制电路，控制电路连续监视VCC是否超出容差范围，一旦超出容差范围，锂电池便自动切换至供电状态、写保护将无条件使能、防止数据被破坏。DIP封装的DS1250器件可以直接用来替代现有的512k x 8静态RAM，符合通用的单字节宽、32引脚DIP标准。 PowerCap模块封装的DS1250器件为表面贴安装、通常与DS9034PC PowerCap配合构成一个完整的非易失SRAM模块。该器件没有写次数限制，可直接与微处理器接口、不需要额外的支持电路。

　　关键特性

　　无外部电源时最少可以保存数据10年

　　掉电期间数据被自动保护

　　替代512k x 8易失静态RAM、EEPROM及闪存

　　没有写次数限制

　　低功耗CMOS操作

　　70ns的读写存取时间

　　第一次上电前，锂电池与电路断开、维持保鲜状态

　　±10% VCC工作范围(DS1250Y)

　　可选择的±5% VCC工作范围(DS1250AB)

　　可选的工业级温度范围：-40°C至+85°C，指定为IND

　　JEDEC标准的32引脚DIP封装

　　PowerCap模块(PCM)封装

　　表面贴装模块

　　可更换的即时安装PowerCap提供备份锂电池

　　所有非易失SRAM器件提供标准引脚

　　分离的PCM用常规的螺丝起子便可方便拆卸

DS1250 4096k、非易失SRAM www.elecfans.com

关键字：DS1250 4096k SRAM 编辑：神话引用地址：DS1250 4096k、非易失SRAM

上一篇：DS1250W 3.3V 4096k全静态非易失SRAM
下一篇：基于MAX97001设计的单片音频系统方案

推荐阅读最新更新时间：2023-10-12 20:38

STM32F0xx在增加IAP后APP为什么在main函数中要重映射SRAM

1 前言在使用F0的片子在增加IAP后，我们经常发现，原来的APP必须增加一段代码，将中断向量表从内部FLASH拷贝到SRAM后再执行REMAP到SRAM，这样操作后APP才能正常运行，这一过程一直困扰着蝶粉们，为什么需要这样呢？本文将针对这一问题为大家解惑。 2 问题详细描述比如F0的下面这部分代码： #define APPLICATION_ADDRESS (uint32_t)0x08004000/* Private macro -------------------------------------------------------------*//* Private variables -----------

[单片机]

STM32F0xx在增加IAP后APP为什么在main函数中要重映射<font color='red'>SRAM</font>

瑞萨电子宣布扩大其前沿IP的授权范围

全球领先的半导体解决方案供应商瑞萨电子株式会社宣布扩大其备受欢迎的IP的授权范围，帮助设计师能够在瞬息万变的行业中满足广泛的客户需求。自即日起，客户将可访问诸如尖端的7nm（纳米）SRAM和TCAM，以及领先的标准以太网时间敏感网络（TSN）等IP。此外，瑞萨电子正致力于打造包括PIM（内存处理）的系统IP，该技术首次在2019年6月的会议论文中提出，作为AI（人工智能）加速器引起广泛关注。利用这些IP，客户可迅速启动其先进的半导体器件开发项目，例如为领先的5G网络开发下一代AI芯片或ASIC。对于开发定制芯片或使用FPGA器件进行早期开发的客户，可在其子系统设计中利用瑞萨IP加快软件开发速度，从而使资源集中于专业领域，将具

[半导体设计/制造]

基于SRAM编程技术的PLD核心可重构电路结构设计

　　作者：曹伟，高志强，来逢昌，毛志刚来源：时间：2007-4-26 16:17:12阅读次数：186阅读等级：需要积分：0 　　　　摘要： CPLD相对于FPGA更适合实现时序逻辑较少而组合逻辑相对复杂的功能，比如复杂的状态机和译码电路等。CPLD的EEPROM编程技术不适合动态可重构的应用。本文针对CPLD的核心可编程结构：P-Term和可编程互连线，采用2.5V、0.25μmCMOS工艺设计了功能相近的基于SRAM编程技术的可重构电路结构。新的电路结构可以通过可编程方式有效控制功耗和速度的折衷，并且相对于传统的CPLD互联结构减少了50%的编程数据。在动态可重构系统中，采用上述新结构的PLD相对于FPGA可以

[工业控制]

异步SRAM存储器接口电路设计（Altera FPGA开发板）

异步SRAM存储器接口电路设计（Altera FPGA开发板）如图所示：

[模拟电子]

异步<font color='red'>SRAM</font>存储器接口电路设计（Altera FPGA开发板）

用单片机实现SRAM工艺FPGA的加密应用

摘要：首先对采用SRAM工艺的FPGA的保密性和加密方法进行原理分析，然后提出一种实用的采用单片机产生长伪随机码实现加密的方法，并详细介绍具体的电路和程序。关键词：静态随机存储器（SRAM）现场可编程门阵列（FPGA）加密在现代电子系统设计中，由于可编程逻辑器件的卓越性能、灵活方便的可升级特性，而得到了广泛的应用。由于大规模高密度可编程逻辑器件多采用SRAM工艺，要求每次上电，对FPGA器件进行重配置，这就使得可以通过监视配置的位数据流，进行克隆设计。因此，在关键、核心设备中，必须采用加密技术保护设计者的知识产权。 1 基于SRAM工艺FPGA的保密性问题通常，采用SRAM工艺的FPGA芯片的的配置方法主要

[单片机]

Cortex M3的SRAM单元故障软件的自检测研究

目前，对于存储单元 SRAM 的研究都是基于硬件电路来完成，而且这些方法都是运用在生产过程中，但是生产过程并不能完全杜绝SRAM的硬件故障。在其使用过程中，如果SRAM硬件出错，将导致程序出错而且很难被发现。因此在运用的阶段，为防止存储单元损坏而导致系统出错，通过软件的方式对SRAM进行检测是必要的。　　1 SRAM运行状态分析　　SRAM是存储非CONSTANT变量(如RW)，它具有掉电即失的特点。由Cortex—M3的启动步骤可知，系统上电后，首先执行复位的5个步骤：　　①NVIC复位，控制内核; 　　②NVIC从复位中释放内核; 　　③内核配置堆栈; 　　④内核设置PC和LR;

[模拟电子]

Cortex M3的<font color='red'>SRAM</font>单元故障软件的自检测研究

ARM裸机开发bootloader代码搬移从SRAM到DRAM

本部分分两部分去阐述： 1、ARM启动流程 2、编写代码一、2440：一上电，就从Nand中取出4KB的代码到SRAM中stepping stone运行，并对内存进行初始化。而后将Nand中代码全部到内存中。 6410：一上电，SROM中的BL0会将Nand中8KB的代码搬移到SRAM中stepping stone运行，并对内存进行初始化。而后将Nand中代码全部到内存中，剩余代码会在内存中运行。 210：一上电，SROM中的BL0会将Nand中代码到IRAM中运行，初始化内存。而后将Nand中全部代码搬移到内存中。注：2440中stepping stone有4KB 6410中ste

[单片机]

ARM裸机开发bootloader代码搬移从<font color='red'>SRAM</font>到DRAM

如何从keil编译结果看程序占用STM32的flash和SRAM

Program Size: Code=114956 RO-data=20528 RW-data=808 ZI-data=702360 FromELF: creating hex file... ..\OBJ\MALLOC.axf - 0 Error(s), 0 Warning(s). Build Time Elapsed: 00:00:05 从上面的编译信息可以看出，我们的代码占用 FLASH 大小为： 135484字节（ 114956 +20528 ），所用的 SRAM 大小为： 703168个字节（808 +702360 ）。这里我们解释一下，编译结果里面的几个数据的意义： Code：表示程序所占用 FLASH 的

[单片机]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■验证并选择心仪MOSFET，探寻选型奥秘！注册、体验双重好礼等你拿~

■评论有奖：元器件采购的秘密法宝，助你做个自带“松弛感”的职场人！

■新栏目器件口碑专辑上线~快来点评吧！

■中星联华直播 | 高速信号完整性分析与测试 — “码”上行动系列线上讲堂