DS1250W 3.3V 4096k全静态非易失SRAM-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

DS1250W 3.3V 4096k NVSRAM为4,194,304位、全静态非易失SRAM，按照8位、524,288字排列。每个NV SRAM均自带锂电池及控制电路，控制电路连续监视VCC是否超出容差范围，一旦超出容差范围，锂电池便自动切换至供电状态、写保护将无条件使能、防止数据被破坏。DIP封装的DS1250W器件可以用来替代现有的512k x 8静态RAM，符合通用的单字节宽、32引脚DIP标准。PowerCap模块封装的DS1250W器件可以直接表面贴安装、通常与DS9034PC PowerCap配合构成一个完整的非易失SRAM模块。该器件没有写次数限制，可直接与微处理器接口、不需要额外的支持电路。

　　关键特性

　　在没有外部电源的情况下最少可以保存数据10年

　　掉电期间数据被自动保护

　　替代512k x 8易失静态RAM、EEPROM或闪存

　　没有写次数限制

　　低功耗CMOS操作

　　100ns的读写存取时间

　　第一次上电前，锂电池与电路断开、维持保鲜状态

　　可选的-40°C至+85°C工业级温度范围，指定为IND

　　JEDEC标准的32引脚DIP封装

　　PowerCap模块(PCM)封装

　　表面贴装模块

　　可更换的即时安装PowerCap提供备份锂电池

　　所有非易失SRAM器件提供标准引脚

　　分离的PCM用常规的螺丝起子便可方便拆卸

DS1250W 3.3V 4096k NV SRAM www.elecfans.com

关键字：DS1250W 3.3V 4096k 全静态 SRAM 编辑：神话引用地址：DS1250W 3.3V 4096k全静态非易失SRAM

上一篇：内置串行接口的铁电随机存储器(FRAM) RFID
下一篇：DS1250 4096k、非易失SRAM

推荐阅读最新更新时间：2023-10-12 20:38

【STM32H7教程】第27章 STM32H7的TCM，SRAM等动态内存分配实现

27.1 初学者重要提示学习本章节前，务必优先学习第25章，了解TCM，SRAM等五块内存区的基础知识，比较重要。将RTX5系统的动态内存管理整理了出来，可以同时管理多个分区。如果其它RTOS中使用，记得做互斥保护或者加个调度锁均可。支持动态内存使用情况统计。 27.2 动态内存管理移植移植比较简单，仅需添加两个文件到工程即可。 27.2.1 MDK版的移植第1步，添加如下两个文件到MDK中注，以本章配套例子为例，这两个文件的路径Usermalloc。第2步，添加路径。第3步，添加头文件。如果哪个源文件要用到动态内存，包含rtx_lib.h即可，本章配套例子是直接将其放在了

[单片机]

【STM32H7教程】第27章 STM32H7的TCM，<font color='red'>SRAM</font>等动态内存分配实现

TI：工业市场过渡到3.3V CAN收发器

在过去几十年间，控制器局域网(CAN)应用已经从主要使用5V协议控制器转变为大部分包含3.3V控制器。然而，5V CAN收发器的使用仍旧很普遍，所以经常看到3.3V控制器与5V收发器配对使用的CAN收发器应用。可以通过在特定应用中采用一个3.3V CAN收发器解决这种设置中出现的一些问题。在一个应用中将控制器和收发器的电源电压混合在一起需要为每个电压配备至少一个经稳压电源轨。在某些情况下，仅仅是为了支持5V收发器，就会增加成本、电路板空间、以及总体设计复杂程度。对于这些应用，将CAN收发器切换至3.3V电源轨能够缓解这个问题。图1显示的是采用5V收发器和3.3V控制器的双电源轨应用的方框图。图2显示了在CAN收发

[嵌入式]

一种高可靠MCU系统监控方案

1 目前MCU系统监控中的问题对于单片机系统，一般都需要监控电路来提高系统的可靠性。包括用电压比较器对电源的监控和看门狗对程序的监控。为防止系统程序受干扰“飞掉”，常用看门狗定时器，这种方式对于系统进入死循环时很有效，而程序“飞掉”时极有可能跳过一段程序，正好进入另一条指令的开头。尤其在RISC系统中，绝大部分是单周期指令，容易遇到这种情况，此时程序会继续运行下去，使看门狗失效。跳过的这段程序，可能包括一些接口控制执行指令，或某些数据的输入输出，或条件判断，整个系统会因此而运行紊乱，或直接产生故障。系统出现这类故障时很难立即察觉。 1. 在运用极其广泛的一类MCU系统，如分段定时控制系统中，象家用电器的电脑控制微波炉

[单片机]

基于QDR-IV SRAM实现高性能网络系统设计

在过去40年里，随着制造工艺的进步，各种专用存储设备不断推向市场，满足着不同系统的存储需求。众多的选择，意味着系统架构师和设计者可以同时考虑多种方案，根据应用选择合适的存储子系统。尤其是在网络应用方面，架构师面临着不断增加的网络流量所带来的挑战。据估计，2015年到2020年期间，网络流量的年均复合增长率（CAGR）将达到22%，这一增长主要来自于无线设备的爆炸式增长以及不断增加的视频用量。由于数据包处理的随机性，网络传输的关键—路由器和交换机的性能将和所使用的存储子系统的随机存取性能（以随机存取速率（RTR）衡量）直接相关。本文将会介绍四倍数据传输率（QDR—IV）静态随机存储器如何用于解决网络设计中的性能瓶颈，还介绍了在

[网络通信]

基于QDR-IV <font color='red'>SRAM</font>实现高性能网络系统设计

凌力尔特推出用于 DDR 和 QDR4 SRAM 的µModule 稳压器

2016年4月14日,凌力尔特公司 (Linear Technology Corporation) 推出三路输出 Module (电源模块) 稳压器 LTM4632，用于为新型 QDR4 和较老式的 DDR SRAM 之所有三个电压轨供电：VDDQ、VTT、VTTR (或 VREF)。LTM4632 采用一个微型、轻量和超薄的 LGA 封装 (6.25mm x 6.25mm x 1.82mm)，其可焊接在 PCB 的背面，配合采用一个电阻器和三个电容器时，占板面积仅为 0.5cm2 (双面) 或 1cm2 (单面)。一个 LTM4632 能提供 3A VDDQ 和 3A VTT (=1/2*VDDQ)，所以两个并联的 LTM4632

[电源管理]

凌力尔特推出用于 DDR 和 QDR4 <font color='red'>SRAM</font> 的µModule 稳压器

东芝发布40nm工艺SoC用低电压SRAM技术

　　东芝在“2010 Symposium on VLSI Technology”（2010年6月15～17日，美国夏威夷州檀香山）上，发布了采用09年开始量产的40nm工艺SoC的低电压SRAM技术。该技术为主要用于便携产品及消费类产品的低功耗工艺技术。通过控制晶体管阈值电压的经时变化，可抑制SRAM的最小驱动电压上升。东芝此次证实，单元面积仅为0.24μm2的32Mbit SRAM的驱动电压可在确保95％以上成品率的情况下降至0.9V。因此，低功耗SoC的驱动电压可从65nm工艺时的1.2V降至0.9V以下。　　降低SRAM的电压是SoC实现微细化时存在的最大技术课题之一。SRAM由于集成尺寸比逻辑部分小的晶体管，因此容

[半导体设计/制造]

3.3V到5v/480maT升压DCDC变换器电路

3.3V到5v/480maT升压DCDC变换器电路 LTC1872这一款电流模式升压DC/DC控制器,其工作频率550KHz、输入电压范围2.5V~9.8V、负载电流高达2A。图2 为3.3V 到5V的升压变换器电路。其应用包括1和2节锂离子电池供电的便携装置,如PDA、GPS系统和网络系统用的板级升压变换。此器件的高工作频率可使电感器和电容器的数值和大小减小,使设计可封装在小于110mm2的面积内。270μA低工作电流、8μA关闭电流和高达90%的效率都有助于延长电池使用寿命。LTC1872保证输出电压精度± 2.5%。输出出电压只受外部元件性能的限制。为避免N-沟MOSFET工作在低于安全输入电压电平之下,该器

[电源管理]

<font color='red'>3.3V</font>到5v/480maT升压DCDC变换器电路

基于FPGA和SRAM的数控振荡器的设计与实现

摘要：介绍数控振荡器的工作原理，重点阐述用现场可编程门阵列(FPGA)和静态随机存储器(SRAM)实现数控振荡器的方法，同时给出采用此结构设计的数控振荡器的特点和性能。关键词：数控振荡器(NCO)；查找表；XC2V1000；CY7C1021；设计中图分类号：TN914.3 文献标识码：A 文章编号：1006—6977(2006)01—0022一03 1 引言数控振荡器是数字通信中调制解调单元必不可少的部分，同时也是各种数字频率合成器和数字信号发生器的核心。随着数字通信技术的发展。对传送数据的精度和速率要求越来越高。如何得到可数控的高精度的高频载波信号是实现高速数字通信系统必须解决的问题。可编程逻辑器件和大容量存储器的发展为

[应用]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■验证并选择心仪MOSFET，探寻选型奥秘！注册、体验双重好礼等你拿~

■评论有奖：元器件采购的秘密法宝，助你做个自带“松弛感”的职场人！

■新栏目器件口碑专辑上线~快来点评吧！

■中星联华直播 | 高速信号完整性分析与测试 — “码”上行动系列线上讲堂