如何同步多个AD9779 DAC-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

本应用笔记将详细说明用于同步多个AD9779器件的数字数据输入的方法。DAC输出的相位对齐通过设计保证，精度小于一个DACCLK输出周期。然而，由于输出延迟不匹配(室温下及冷热温度下)，多个DAC输出的相位对齐可能存在细微的不一致，本应用笔记不讨论这一问题。

　　同步方案

　　同步多个AD9779 DAC有两种方案。在第一种方案中，一个器件用作主器件，其余器件用作从器件。在第二种方案中，所有器件都是从器件。两种方案具有相同的时序限制，不存在性能权衡。主/从模式和从模式的框图分别如图1和图2所示。

　　图1. 主/从SYNC_I/O分配

　　图2. 从SYNC_I分配

　　同步详解

　　工作中，差分时钟信号驱动所有主器件和从器件的AD9779 REFCLK输入。REFCLK输入接收器是一个高增益差分放大器，各差分输入需要接近400 mV的共模输入电平和至少400 mV p-p的摆幅。

　　如果选定了主器件，可以使能主器件的差分LVDS输出信号，该信号称为SYNC_O+和SYNC_O?.通过寄存器0x07的位5,可以将SYNC_O设置为在DACCLK的上升沿或下降沿触发。SYNC_O还有一个可编程的延迟，可以通过寄存器0x04的位0 (MSB)和寄存器0x05的位[7:4] (LSB)设置。SYNC_O通过将同步驱动器使能位(寄存器0x07的位6)置1而使能。SYNC_O信号速度可以是REFCLK速度的整数除数，通过寄存器0x04的位[3:1]设置。主器件的REFCLK输入和SYNC_O信号的可能时序情况如图3所示。

图3. DACCLK SYNC_O时序

　　SYNC_O驱动器和SYNC_I接收器规定用于LVDS电平(参见AD9779数据手册)。

　　驱动多个AD9779器件的CMOS数字数据输入的并行数字输入总线在时间上应均衡。如果多条数据总线不均衡，可以利用AD9779的编程能力，通过DATA_CLOCK_DELAY(寄存器0x04的位[7:4])以大约180 ps的增量偏移各AD9779的锁存时间。AD9779无法补偿单条数据总线中包含的位偏斜。

　　在所有AD9779器件上，SYNC_I、REFCLK输入与CMOS数字输入数据之间都存在建立保持关系。AD9779数据手册的"时序信息"部分说明了这些时序关系。

　　SYNC_O和SYNC_O_DELAY的推荐应用是利用SYNC_O_DELAY来均衡SYNC_I和REFCLK的时序，确保其时序关系有效。

　　SYNC_I具有其自己的可编程延迟，可以通过寄存器0x05的位0 (MSB)和寄存器0x06的位[7:4] (LSB)设置。SYNC_I_DELAY可以用于均衡不理想或者选用图2所示电路的应用中。SYNC_I通过将同步接收器使能位(寄存器0x07的位7)置1而使能。

　　表1显示了增量延迟SYNC_O_DELAY和SYNC_I_DELAY,这些延迟可以通过SPI寄存器设置。

　　表 1

　　图4所示为用于同步多个AD9779的内部电路框图。在可编程的延迟后，SYNC_I信号得到处理，使得对于SYNC_I的每个上升沿，只剩下一个长度为DACCLK周期的脉冲。注意在这种情况下，DACCLK代表AD9779 DAC的内部采样速率时钟，它可以与REFCLK相同，具体取决于对AD9779的编程。长度为DACCLK周期的该单一脉冲驱动图4中的5位分频器的负载信号。分频器延迟逻辑的5信号输出代表所有插值速率的可能DATACLK信号，包括使能零填充的可能性。通过设置DACCLK偏移寄存器，图4中的位1至位4可以DACCLK周期为增量进行延迟。5位分频器的内部时序、负载信号的影响和DACCLK偏移值如图6所示。

　　图4. AD9779多DAC同步电路框图

　　边沿检测器还驱动误差检测电路，图5更详细地显示了该电路。可编程误差检测电路可以用来测量时序裕量，如果超出时序裕量，将产生中断。

　　图5. 可编程时序裕量和负载信号产生详情

图6. SYNC_I、DACCLK和DATACLK的内部时序

　　图5更详细地显示了图4中虚线所示的电路。在电路内部，FF5输入端的信号相互之间必须满足建立保持要求。FF5输入端的无效时序可能导致REFCLK与数字输入数据之间的同步丢失。此点的时序故障通常表现为DAC输出噪底的提高。对于DACCLK和SYNC_I输入，FF5输入端的时序要求变为建立保持要求。

　　改变同步输入延迟可以有效移动REFCLK/SYNC_I的有效时序窗口。在实际应用中，对于给定的同步输入延迟，将产生一个具有给定宽度的有效REFCLK/SYNC_I时序窗口。如果时序裕量按1递增，可以将时序裕量值设置为SYNC IRQ的设置值。将时序裕量设置为此值时，事实上是将SYNC IRQ设置为0裕量。SYNC IRQ不区别建立和保持违规引起的时序误差。然而，根据设计，当可编程时序裕量超过建立和保持裕量二者中的较小者时，SYNC IRQ置1.用户可以通过提高寄存器0x06位[3:0]的值来提高时序裕量。对于0裕量，如果存在任何偏向敏感(建立或保持)特性的漂移，则SYNC IRQ置1.

　　事实上，DACCLK会对边沿检测器的输出进行采样。边沿检测器的输出是一个逻辑高电平宽度等于一个DACCLK周期的单脉冲。为使负载信号有效，边沿检测器的输出在围绕内部DACCLK信号上升沿的给定时序窗口内必须保持稳定(高电平或低电平)。

　　假设可编程时序裕量设为0,并且FF5输入端的时序有效，则FF3和FF4的Q输出相同，SYNC IRQ处于复位状态。在同样的条件下，如果FF5输入端的时序无效，则FF3和FF4的输出不同，SYNC IRQ置1.如果FF5输入端存在有效的时序条件，则必须将可编程时序裕量设置为大于0的值才能确定时序裕量。

　　设计一个在主/从同步配置下使用AD9779的系统时，推荐的程序是在SYNC IRQ置1前找出SYNC_O_DELAY的值(在该值时，可编程时序裕量可以设置为最大可能的值)，这代表最佳的时序和最大的时序裕量。然后，用户可以降低可编程时序裕量的值。可编程时序裕量的降幅代表SYNC IRQ对漂移的敏感度。

　　在AD9779可以接收的高DACCLK频率时，DACCLK和SYNC_I的有效时序窗口可能占DACCLK周期相当大的一部分。然而，在较低的DACCLK频率时，可编程时序裕量的范围可能不会让用户有机会找到无效的时序窗口。这种情况下，用户可以确信：在正常漂移下，AD9779不会随温度漂移到无效时序状况中。

　　为确保同步，SYNC_I的最大速率为DATACLK/2,其中DATACLK是AD9779的输入数据速率(不是DACCLK)。图6给出了应用SYNC_I的两个可能示例。在这两个例子中，AD9779均处于4×插值模式，SYNC_I以DACCLK/8的速度运行。因此，4×线也是DATACLK输出信号。在图6 (a)中，DACCLK偏移值设为00000.在内部SYNC_I延迟(a)信号的上升沿，DACCLK上升沿使所有DATACLK输出位复位到0.注意，为在时间(X)设置4×线，SYNC_I延迟必须发生在相对于DACCLK的窗口(Y)。如果SYNC_I延迟(a)的发生时间略微提前或落后于此窗口，4×线的上升沿将提前或滞后一个DACCLK周期。

　　注意，当DACCLK偏移值为00000时，应用SYNC_I延迟(a)与4×线的上升沿之间存在一个DACCLK周期的延迟。

　　在图6 (b)中，DACCLK偏移值在时间(Z)设为00010.因此，8×、4×和2×设为010(与DACCLK偏移位一致)。4×线(DATACLK输出)的下一个上升沿出现在3个DACCLK周期之后。

　　如果多个DAC在某一时间窗口内接收到SYNC_I脉冲，并且它们全都具有相同的DACCLK偏移值，则其DATACLK信号同步。因此，多个AD9779器件的数据锁存同时发生。

　　在初始同步期间，2×、4×和8×计数器位可能不连续。这就是说，在初始应用SYNC_I上升沿时，计数器可能处于这样一种状态，使得同步可能导致其改变多个值。然而，在初始同步完成后，只要SYNC_I的速度保持DATACLK/2或更慢，那么同步脉冲只会在2×、4×和8×位复位到0时出现。(这似乎是多余的，但在实现同步后，SYNC_I脉冲实际上不必应用。)初始脉冲后的周期性SYNC_I脉冲主要用于AD9779器件失去同步这一罕有场合。电源毛刺或不良时钟脉冲触发系统中的某些但不是全部AD9779器件时，可能发生器件失去同步的情况。

　　时序规格。

　　第一个需要注意的时序规格是SYNC_I与REFCLK之间的关系，如图7所示。从AD9779数据手册可知，所需的时序规格为：tS = -0.2 ns,tH = 1.0 ns.

　　图7. REFCLK与SYNC_I的时序关系

　　如果DACCLK OFFSET值被设置为非0值，则图7所示的DACCLK信号会左移一个DACCLK周期。同样，如果SYNC_I_DELAY被设置为非0值，则SYNC_I_DELAY每递增一次，图7中的SYNC_I信号就会左移AD9779数据手册给定的SYNC_I_DELAY增量。

　　第二个重要时序规格是DATACLK输出与数字输入数据之间的时序关系，该时序信息如图8所示。当DATACLK_DELAY_ENABLE复位时，这些值有效。如果DATACLK_DELAY_ENABLE置1,则DATACLK发生延迟(移至图8右侧)，而数字输入数据的采样点保持静止。因此，tS和tH的阻挡窗口相对于DATACLK左移。DATACLK_DELAY_ENABLE置1时，每递增一次的平均延迟和DATACLK_DELAY的增量值参见AD9779数据手册。

　　图8. 建立保持、DATACLK到输入数据

　　建立保持数据与REFCLK的关系参见AD9779数据手册，某些应用中该数据也是必要的。

关键字：AD9779 DAC 编辑：神话引用地址：如何同步多个AD9779 DAC

上一篇：DIY超微型接听器(微型耳机)
下一篇：集成电路和信号完整性的设计

推荐阅读最新更新时间：2023-10-12 20:42

CMOS乘法DAC架构图

基于突破性10位CMOSAD7520的电阻梯乘法DAC最初用于反相运算放大器,而放大器的求和点 (IOUTA) 则提供了方便的虚拟地（图1）. 图1. CMOS乘法DAC架构

[模拟电子]

STM32之DAC例程

#include stm32f10x.h /* RCC时钟配置 */ void RCC_config() { ErrorStatus HSEStartUpStatus; /* RCC寄存器设置为默认配置 */ RCC_DeInit(); /* 打开外部高速时钟 */ RCC_HSEConfig(RCC_HSE_ON); /* 等待外部高速时钟稳定 */ HSEStartUpStatus = RCC_WaitForHSEStartUp(); if(HSEStartUpStatus == SUCCESS) { /* 设置HCLK = SYSCLK */ RCC_HCLKConfig(RCC_SYSCL

[单片机]

应用于新款助眠器的单芯片数字模拟转换器

　　欧胜微电子（Wolfson）宣布，Adaptive Sound Technologies, Inc. (ASTI)公司的新款Ecotones Duet助眠器中，已采用Wolfson WM9081单芯片数字模拟转换器。　　WM9081是Wolfson AudioPlus系列组件之一，为高整合单芯片方案，适用于便携式导航装置、移动电话、数字收音机和诸如Ecotones Duet助眠器等装置，可提供音频功率放大器最佳声压位准(Sound Pressure Levels)和清晰度。　　相较于其他采用一颗数字模拟转换器和分离D级放大器的双芯片方案，WM9081可以减少约30%电路板面积。预计消费性电子制造商可在音频子系统方面

[医疗电子]

构建用于电压输出和电流输出DAC的单端差分转换器

很多应用都需要差分信号，以获得较高的信噪比，提高对共模噪声的抑制能力，并获得较低的二次谐波失真，例如驱动调制解调器ADC、通过双绞线电缆传输信号，以及高保真音频信号的调整等。这就要求有一种可以将单端信号转换为差分信号的电路，即单端-差分转换器。　　对很多应用而言，AD8476内置的小功率全差分精密放大器就足够完成单端-差分的转换功能。但对于需要更高性能的应用，可以将一只OP1177精密运放与AD8476相级联，如图所示。这种单端-差分转换器有高的输入阻抗、（最大）2nA输入偏移电流及相对输入端的（最大）60μV偏移电压和（最大）0.7μV/℃电压偏移。图1 : 调节R F与R G的比值，就可以设定这个单端-差分转换

[电源管理]

构建用于电压输出和电流输出<font color='red'>DAC</font>的单端差分转换器

微电子所在超高速ADC/DAC芯片研制方面取得突破性进展

近日，中科院微电子研究所微波器件与集成电路研究室(四室)超高速电路课题组在超高速ADC/DAC芯片研制上取得突破性进展，成功研制出8GS/s 4bit ADC和10GS/s 8bit DAC芯片。　　ADC芯片采用带插值平均的Flash结构，集成约1250只晶体管。测试结果表明，芯片可以在8GHz时钟频率下稳定工作，最高采样频率可达9GHz。超高速DAC芯片采用基于R-2R的电流开关结构，同时集成了10Gbps自测试码流发生电路，共包含1045只晶体管。测试结果表明，该芯片可以在10GHz时钟频率下正常工作。　　超高速ADC/DAC芯片在光通讯及无线宽带通信领域有广阔的应用前景。这两款芯片的研制成功，大大提升了国内单片

[模拟电子]

微电子所在超高速ADC/<font color='red'>DAC</font>芯片研制方面取得突破性进展

什么是权电阻网络DAC（数模转换器）

　　一个多位二进制数中每一位的 1 所代表的数值大小称为这一位的权。如果一个 n 位二进制数用表示，则最高位（ MSB ）到最低位（ LSB ）的权依次为。 1. 电路结构及原理下图是 4 位权电阻网络 D/A 转换器的原理图，它由权电阻网络、 4 个模拟开关和 1 个求和放大器组成。图 7.3 权电阻网络D/A转换器 S 0 --S 3 为模拟开关，它们的状态分别受输入代码d i 的取值控制，d i =1 时开关接参考电压 V REF 上，此时有支路电流I i 流向求和放大器； d i =0 时开关接地，此时支路电流为零。

[电源管理]

什么是权电阻网络<font color='red'>DAC</font>（数模转换器）

四路输出D/A转换器DAC8420及其应用

１　ＤＡＣ８４２０的主要特点ＤＡＣ８４２０是ＡＤ公司生产的四路输出１２位ＤＡＣ。该ＤＡＣ具有高速串行接口，而且功耗很低，能广泛应用于伺服系统控制、过程自动化控制及ＡＴＥ中。其主要特点如下： ●可选择单极或双极模式； ●复位后，输出置０或置中间值； ●电源选择广泛，单＋５Ｖ～%26;#177;１５Ｖ均可； ●采用１６脚ＰＤＩＰ、ＣＥＲＤＩＰ或ＳＯＩＣ封装。２　ＤＡＣ８４２０的引脚功能ＤＡＣ８４２０的引脚排列如图１所示，各引脚功能及使用说明如下：ＶＤＤ：正电源，范围为＋５Ｖ～＋１５Ｖ；ＶＳＳ：负电源，范围为０～１５Ｖ；ＧＮＤ：数字地。ＣＬＫ：系统串行时钟输入，逻辑上与ＣＳ信号相或。在时钟上升沿，

[模拟电子]

Magma首席执行官呼吁：DAC应当考虑与Semicon结合

Magma Design Automation的首席执行官Rajeev Madhavan近日指出，近年来努力扩大的设计自动化大会(DAC)应当考虑与比它大得多的展会Semicon联手。在EE Times一次采访中，Rajeev Madhavan表示，由于电子设计自动化(EDA)产业的各个部分与后端制造有着更为紧密的结合，与像Semicon这样一个针对半导体行业供应商的展会结成联盟很有意义。 Madhavan指出，“假定设计、制造和所有产业链都汇聚在一起，把DAC与Semicon相结合或者紧挨着Semicon West举办，这可能在某种程度上是明智的，为了阻止相互侵蚀，我们需要表明在哪些方面我们能与其它公司进行整合。”

[焦点新闻]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！