模拟工程师必知必会:带你全方位学习模数转换器二

　　由于ADC产品相对于网络产品和服务器需求小很多，用户和集成商在选择产品时对关键指标的理解难免有一些误区，加之部分主流厂商刻意引导，招标规范往往有不少非关键指标作被作为必须符合项。接下来就这些误区和真正的关键指标做一些探讨。

　　误区1： CPU数量和主频。 目前大部分厂商采用了类似的通用CPU架构，但还是可能采用不同厂家的CPU。即使是同一个厂家，也可能是不同系列。最关键的是CPU数量和主频并不代表性能，除非是同一个厂家的同一个软件。同样，完全相同的硬件配置，不同厂商的架构和系统发挥出来的性能可能相差数倍，正如完全相同的几个人在不同的管理环境下发挥出来的贡献差别会很大。并行计算处理不好，由于CPU间信开销及锁的问题，CPU数量增加并不意味性能增加。如果1个CPU可以跑出其它产品8个cpu的性能，谁会选择8个CPU的产品?成本，功耗，体积都会大很多。因此，CPU硬件配置并不代表性能。

　　误区2： 内存。 同样与系统架构相关。同样与架构有关，对于CPU独享内存的架构，每个核即使只配置2G内存，一个8核的产品就需要16G内存，但每个核可访问的内存资源只有2G。这样的架构一份数据需要复制多次并保存多份，使用效率很低，最终也会影响到性能。而共享内存架构的产品，每个核可以访问所有内存资源，数据也只需要保存一份。如果是32位操作系统，共享内存架构4G内存的实际效率就超过独享内存架构的任意配置产品(目前A10之外的产品均为32位操作系统，独享内存架构)。64位操作系统突破4G的限制，实际效率就会更高。因此，内存不代表性能。如果一定要比较，需要比较每个核可访问的内存资源。

　　误区3：端口数量。ADC产品不同于2/3层交换机，端口数量代表可连接更多设备。ADC产品部署环境一定会有2/3层交换机，服务器不需要直接连接到ADC产品。只要端口数量大于实际需要的吞吐量并有足够端口与交换机连接即可。

　　误区4：交换能力。 这个指标也是沿用了交换机的指标。交换机性能与交换矩阵芯片交换能力密切相关，与CPU关系不是很大。而ADC产品则不同，交换矩阵并不是必须部件，大多产品采用通用CPU架构使用PCIe总线扩展接口，这部分已经不是ADC产品的瓶颈所在。ADC性能基本取决于系统整体架构下CPU发挥出来的效率。而且大部分产品本身已经是服务器的硬件架构，应该没有人对服务器要求交换能力的指标。

　　可以看出，误区所在均为沿用了服务器或交换机的一些指标，这些硬件配置并不代表ADC产品的真正性能，但一些厂商还是刻意利用这些指标(尤其是CPU和内存)来误导客户屏蔽竞争对手。ADC真正关键的性能指标如下。

　　1. 4/7层吞吐量。由于需要CPU进行复杂的4-7层处理，4/7层吞吐量交2/3层吞吐量要低很多，但这是ADC真正能处理的数据吞吐量。这也是2/3层吞吐量对于ADC产品并不关键的原因。这个指标的测试方式通常是发送尽可能多HTTP GET请求，服务器应答较大HTTP对象(如512Kbytes或1MBytes，会分为若干数据包传输)，计算无失败情况下线路上传输的数据量。差异在于不同仪表厂商或不同测试可能会不计算2/3层包头或GET请求部分，由于这部分所占比例极小，影响不是很大。严格来说，横向比较时应该确定所取HTTP对象大小及是否计算2/3层包头部分。

　　2. 4层每秒新建连接速率(L4 CPS)。 衡量ADC产品每秒钟可以处理多少个TCP新建连接。通常测试方法为发送尽可能多的HTTP GET请求，服务器应答较小HTTP对象(如1Bytes，128Bytes，1KBytes)， ADC产品在中间只根据4层信息进行复杂均衡。每个连接需要完整的3次握手建立过程，GET请求，和TCP关闭连接过程。这个指标对于ADC产品应付突发大量连接非常重要。好比一个地铁入口的通过率一样，如果入口太小，客流突然增加时，如果客人无法进入，业务自然会受到影响。比较该指标时需要注意所取HTTP对象大小。

　　3. 7层每秒新建连接速率(L7 CPS)。与4层新建连接速率类似，只是ADC产品在中间需要根据应用层信息进行服务器选择(通常测试使用url交换)，而且每个TCP连接上只能传输1个HTTP请求。使用7层处理对CPU效率要求更高。如同进入地铁时需要核查客人更多信息和安检一样，其通过率比正常通过率会有不同程度降低。A10产品通常可以做到4层新建连接速率的70-80%，而其它很多厂商只能做到30-40%。比较该指标时同样要注意HTTP对象大小和每个TCP连接传输的请求数。

　　4. 7层每秒交易速率(L7 RPS)。有些厂商使用L7 RPS作为L7 CPS来混淆误导客户，RPS测试会定义每个TCP连接可以传输多少个HTTP请求，通常会有10个请求/TCP连接，无限制请求连接/TCP连接几种测试数据。使用1个请求的L7 RPS值就是L7 CPS。差别在于每个连接传送多个请求时的L7 RPS测试中，ADC可以省去大量TCP连接建立和关闭过程。比较该指标时同样要注意HTTP对象大小和每个TCP连接传输的请求数。

　　5. 并发会话数量。 如果新建连接速率代表了一个地铁入口通过率，并发会话则代表了该地铁线路上在车上的所有人数。如果内部承运能力不够高，就会造成乘客挤压过载最后瘫痪。并发会话测试并不是简单的在内存中保存这些条目，实际测试中，必须在每个连接上定时传送数据验证设备可以准确查找已有会话并转发数据。测试中还可能会细分4层并发会话数量和7层并发会话数量，区别在于ADC基于不同信息建立会话和每个连接占用的会话条目不同。由于并发会话与内存关系很大，32位系统的ADC由于4G内存限制都不可能做得很大，而64位系统的ADC就不会受到这个限制。

　　6. 防DDoS攻击能力(syn/sec)。ADC产品的并发会话能力和新建连接速率远远大于防火墙类产品，因此在ADC外部署防火墙会成为瓶颈。这就要求ADC本身有足够强大的防攻击能力。目前大部分ADC产品均采用了Syn-cookie方式来防御DDoS攻击，实际性能取决于各自的系统架构和处理算法。

　　值得一提的是，F5的7层新建速率与4层新建速率相比下降非常大，因此会有使用与其他厂商不同的一些数据来作为L7 CPS应答的情况。F5 提供3个L7 CPS/RPS指标.

　　L7 Connection per Sec(1-1), 客户侧连接1 request/connection，服务器侧连接1 request/connection。 通用L7 CPS定义。

　　L7 Requests per Sec (1-inf),客户侧连接1 request/connection，服务器侧连接unlimited request/connection。 用户通常看到的L7 CPS数据。

　　L7 Requests per Sec (inf-inf),客户侧连接unlimited request/connection，服务器侧连接unlimited request/connection。

　　F5公开的测试报告明确描述其所有7层测试均启用连接复用功能，因此测试报告中看到的都是“L7 Requests per Sec (1-inf)”。比较L7 CPS时时应该注意使用其CPS(1-1)指标。

　　其他SSL指标、DNS QPS指标、HTTP压缩指标对于使用该类应用的用户很重要，但不属于通用关键指标，就暂不逐一解释了。

多种ADC的分析比较

　　A/D转换技术

　　现在的软件无线电、数字图像采集都需要有高速的A/D采样保证有效性和精度，一般的测控系统也希望在精度上有所突破，人类数字化的浪潮推动了A/D转换器不断变革，而A/D转换器是人类实现数字化的先锋。

　　逐次逼近型、积分型、压频变换型等，主要应用于中速或较低速、中等精度的数据采集和智能仪器中。分级型和流水线型ADC主要应用于高速情况下的瞬态信号处理、快速波形存储与记录、高速数据采集、视频信号量化及高速数字通讯技术等领域。此外，采用脉动型和折叠型等结构的高速ADC，可应用于广播卫星中的基带解调等方面。∑-Δ型ADC主应用于高精度数据采集特别是数字音响系统、多媒体、地震勘探仪器、声纳等电子测量领域。下面对各种类型的ADC作简要介绍。

　　1.逐次逼近型ADC

　　逐次逼近型ADC应用非常广泛的模/数转换方法，它包括1个比较器、1个数模转换器、1个逐次逼近寄存器(SAR)和1个逻辑控制单元。它是将采样输入信号与已知电压不断进行比较，1个时钟周期完成1位转换，N位转换需要N个时钟周期，转换完成，输出二进制数。这一类型ADC的分辨率和采样速率是相互矛盾的，分辨率低时采样速率较高，要提高分辨率，采样速率就会受到限制。

　　优点：分辨率低于12位时，价格较低，采样速率可达1MSPS;与其它ADC相比，功耗相当低。

　　缺点：在高于14位分辨率情况下，价格较高;传感器产生的信号在进行模/数转换之前需要进行调理，包括增益级和滤波，这样会明显增加成本。

　　2.积分型ADC

　　积分型ADC又称为双斜率或多斜率ADC，它的应用也比较广泛。它由1个带有输入切换开关的模拟积分器、1个比较器和1个计数单元构成，通过两次积分将输入的模拟电压转换成与其平均值成正比的时间间隔。与此同时，在此时间间隔内利用计数器对时钟脉冲进行计数，从而实现A/D转换。

　　积分型ADC两次积分的时间都是利用同一个时钟发生器和计数器来确定，因此所得到的D表达式与时钟频率无关，其转换精度只取决于参考电压VR。此外，由于输入端采用了积分器，所以对交流噪声的干扰有很强的抑制能力。能够抑制高频噪声和固定的低频干扰(如50Hz或60Hz)，适合在嘈杂的工业环境中使用。这类ADC主要应用于低速、精密测量等领域，如数字电压表。

　　优点：分辨率高，可达22位;功耗低、成本低。

　　缺点：转换速率低，转换速率在12位时为100～300SPS。

　　3.并行比较A/D转换器

　　并行比较ADC主要特点是速度快，它是所有的A/D转换器中速度最快的，现代发展的高速ADC大多采用这种结构，采样速率能达到1GSPS以上。但受到功率和体积的限制，并行比较ADC的分辨率难以做的很高。

　　这种结构的ADC所有位的转换同时完成，其转换时间主取决于比较器的开关速度、编码器的传输时间延迟等。增加输出代码对转换时间的影响较小，但随着分辨率的提高，需要高密度的模拟设计以实现转换所必需的数量很大的精密分压电阻和比较器电路。输出数字增加一位，精密电阻数量就要增加一倍，比较器也近似增加一倍。

　　并行比较ADC的分辨率受管芯尺寸、输入电容、功率等限制。结果重复的并联比较器如果精度不匹配，还会造成静态误差，如会使输入失调电压增大。同时，这一类型的ADC由于比较器的亚稳压、编码气泡，还会产生离散的、不精确的输出，即所谓的“火花码”。

　　优点：模/数转换速度最高。

　　缺点：分辨率不高，功耗大，成本高。

　　4.压频变换型ADC

　　压频变换型ADC是间接型ADC，它先将输入模拟信号的电压转换成频率与其成正比的脉冲信号，然后在固定的时间间隔内对此脉冲信号进行计数，计数结果即为正比于输入模拟电压信号的数字量。从理论上讲，这种ADC的分辨率可以无限增加，只要采用时间长到满足输出频率分辨率要求的累积脉冲个数的宽度即可。

　　优点：精度高、价格较低、功耗较低。

　　缺点：类似于积分型ADC，其转换速率受到限制，12位时为100～300SPS。

　　5.∑-Δ型ADC

　　∑-Δ转换器又称为过采样转换器，它采用增量编码方式即根据前一量值与后一量值的差值的大小来进行量化编码。∑-Δ型ADC包括模拟∑-Δ调制器和数字抽取滤波器。∑-Δ调制器主要完成信号抽样及增量编码，它给数字抽取滤波器提供增量编码即∑-Δ码;数字抽取滤波器完成对∑-Δ码的抽取滤波，把增量编码转换成高分辨率的线性脉冲编码调制的数字信号。因此抽取滤波器实际上相当于一个码型变换器。

　　优点：分辨率较高，高达24位;转换速率高，高于积分型和压频变换型ADC;价格低;内部利用高倍频过采样技术，实现了数字滤波，降低了对传感器信号进行滤波的要求。

　　缺点：高速∑-△型ADC的价格较高;在转换速率相同的条件下，比积分型和逐次逼近型ADC的功耗高。

　　6.流水线型ADC

　　流水线结构ADC，又称为子区式ADC，它是一种高效和强大的模数转换器。它能够提供高速、高分辨率的模数转换，并且具有令人满意的低功率消耗和很小的芯片尺寸;经过合理的设计，还可以提供优异的动态特性。

　　流水线型ADC由若干级级联电路组成，每一级包括一个采样/保持放大器、一个低分辨率的ADC和DAC以及一个求和电路，其中求和电路还包括可提供增益的级间放大器。快速精确的n位转换器分成两段以上的子区(流水线)来完成。首级电路的采样/保持器对输入信号取样后先由一个m位分辨率粗A/D转换器对输入进行量化，接着用一个至少n位精度的乘积型数模转换器(MDAC)产生一个对应于量化结果的模/拟电平并送至求和电路，求和电路从输入信号中扣除此模拟电平。并将差值精确放大某一固定增益后关交下一级电路处理。经过各级这样的处理后，最后由一个较高精度的K位细A/D转换器对残余信号进行转换。将上述各级粗、细A/D的输出组合起来即构成高精度的n位输出。

　　优点：有良好的线性和低失调;可以同时对多个采样进行处理，有较高的信号处理速度，典型的为Tconv<100ns;低功率;高精度;高分辨率;可以简化电路。

　　缺点：基准电路和偏置结构过于复杂;输入信号需要经过特殊处理，以便穿过数级电路造成流水延迟;对锁存定时的要求严格;对电路工艺要求很高，电路板上设计得不合理会影响增益的线性、失调及其它参数。

　　目前，这种新型的ADC结构主要应用于对THD和SFDR及其它频域特性要求较高的通讯系统，对噪声、带宽和瞬态相应速度等时域特性要求较高的CCD成像系统，对时域和频域参数都要求较高的数据采集系统。

　　确定A/D转换器件在确定设计方案后，首先需要明确A/D转换的需要的指标要求，包括数据精度、采样速率、信号范围等等。

　　1.确定A/D转换器的位数在选择A/D器件之前，需要明确设计所要达到的精度。精度是反映转换器的实际输出接近理想输出的精确程度的物理量。在转化过程中，由于存在量化误差和系统误差，精度会有所损失。其中量化误差对于精度的影响是可计算的，它主要决定于A/D转换器件的位数。A/D转换器件的位数可以用分辨率来表示。一般把8位以下的A/D转换器称为低分辨率ADC，9~12位称为中分辨率ADC，13位以上为高分辨率。A/D器件的位数越高，分辨率越高，量化误差越小，能达到的精度越高。理论上可以通过增加A/D器件的位数，无止境提高系统的精度。但事实并非如此，由于A/D前端的电路也会有误差，它也同样制约着系统的精度。

　　比如，用A/D采集传感器提供的信号，传感器的精度会制约A/D采样的精度，经A/D采集后信号的精度不可能超过传感器输出信号的精度。设计时应当综合考虑系统需要的精度以及前端信号的精度。

　　2.选择A/D转换器的转换速率在不同的应用场合，对转换速率的要求是不同的，在相同的场合，精度要求不同，采样速率也会不同。采样速率主要由采样定理决定。确定了应用场合，就可以根据采集信号对象的特性，利用采样定理计算采样速率。如果采用数字滤波技术，还必须进行过采样，提高采样速率。

　　3.判断是否需要采样/保持器采样/保持器主要用于稳定信号量，实现平顶抽样。对于高频信号的采集，采样/保持器是非常必要的。如果采集直流或者低频信号，可以不需要采样保持器。

　　4.选择合适的量程模拟信号的动态范围较大，有时还有可能出现负电压。在选择时，待测信号的动态范围最好在A/D器件的量程范围内。以减少额外的硬件付出。

　　5.选择合适的线形度在A/D采集过程中，线形度越高越好。但是线形度越高，器件的价格也越高。当然，也可以通过软件补偿来减少非线性的影响。所以在设计时要综合考虑精度、价格、软件实现难度等因素