OP放大器组成的RIAA均衡放大器

最新更新时间:2013-11-09来源: 互联网关键字:OP放大器  RIAA  均衡放大器 手机看文章 扫描二维码
随时随地手机看文章

OP放大器组成的RIAA均衡放大器

OP放大器的最大特点,是可根据周围安装的元件自由演出电路的特性。因此,可利用电阻、电容,控制电路的频率特性。有代表性的是有源滤波器。滤波器的名字虽然不同,但存在可发挥相同作用的功能电路。

  唱片也是数字磁盘即CD时代的产物,下面我们从以前的模拟磁盘的信号处理进行复习。用于确保信号处理的S/N(SignalNoise Ratio)的技术至今也很有价值。

  录音模拟唱片时,如图1所示的S/N、动态范围,强调高频域频率。此时的强调特性由RIAA(Recording Industry Associ-at1on of America)规格决定,唱片再生时由于强调的信号已复原,所以可通过均衡电路使其平坦化。

  图1 模拟记录的RIAA的特性

  RIAA均衡器的再生特性由图2所示的频率特性规定。低域的时间常数T1为31μs,中高频的时间常数T1、T2为318μs及75μs(f=500Hz及2.12kHz)。对于T4没有特别的规定,如果附加数μs的时间常数,在高频波会稳定动作,所以插人的例子较多。

  图2 RIAA均衡器的特性和基本电路

  为了均衡电路网,均衡电路常将两个RC并联电路串联连接。在音频放大器上,将此均衡电路放人由OP放大器组成的高增益放大器的反馈电路中,就可控制频率特性(电路网的合成阻抗随频率而变化)。

  电路常数的值,本来只要时间常数是规定值即可任意决定的,但一般情况是从容易买到的电容的角度来决定。例如以图2为例,C1和C2的关系为

  受到C1=3.24C2的限制。

  如果C1≡0.O1μF,则R1=T1/C1=318kΩ,C2=C1/3.24=3086pF,R2=T3/C2=24.3kΩ,选择R1=330kΩ、C2=3000pF、R2=24kΩ。还有,均衡电路的偏差在±0.5dB之内比较理想,即使没有很严密地符合也没有关系。

  对于无规定的T4,需要消除负反馈放大器的不稳定性。这里,由于从经验值上T4=3μS,所以

 为研究此均衡电路的特性,RC电路的输出端为680Ω(r=1kHz处的增益约为34dB)作终端时的增益一相位特性如图3所示。低频时电路网的电感很高,所以可得到大的衰减(放人反馈电路时增益大)。f=1kHz处变为约-34dB。因是RC并联电路,故相位属超前相位(纵轴中央为0°,20deg/div.)。
 

图3 RIAA电路网的增益-相位特性

  图4是使用低噪声的OP放大器AD797的RIAA均衡放大器电路的例子。在反馈电路中插入均衡的RC电路,则可得到照片2所示的逆特性。

 图4 由OP放大器组成的RIAA均衡放大器

  输人电阻47kΩ是MM型的盒式磁盘(正常品)的负载电阻,通常的值是此值左右。输出端子的0.47pF及1OOkΩ,可作为除去OP放大器的DC偏差及超低频来使用。

  图3是实际的电路的增益、相位的频率特性。F=1kHz处的增益为33.66dB,f=20Hz处可得到54dB的高增益放大器。

  一般认为均衡偏差在±0.5dB之内较好.这里将1kHz(0dB)作为基准,规定在20Hz~20kHz的范围内。例如f=50Hz时为+16.95dB,f=5kHz时为-8.21dB,f=15kHz时为-17.16dB,只要各个频率都在±0.5dB之内均无问题。

关键字:OP放大器  RIAA  均衡放大器 编辑:神话 引用地址:OP放大器组成的RIAA均衡放大器

上一篇:无变压器的平衡输入话筒放大器
下一篇:40瓦调频广播放大器原理及电路

推荐阅读最新更新时间:2023-10-12 20:51

OP放大器+射极跟随器之一电路图
OP放大器+射极跟随器之一电路图
[模拟电子]
<font color='red'>OP放大器</font>+射极跟随器之一电路图
使用FET输入型OP放大器的长时间模拟定时电路
使用FET输入型OP放大器的长时间模拟定时电路 电路的功能 定时器专用IC有NE555和C-MOS单稳态多批振荡器4538B等。然后用FET输入型OP放大器也可用途长时间定时电路。本电路采用其他模拟电路中使用的双OP放大器余下的一个来组成定时器,这样可以减少IC的数量,事先了解这一点对电路设计是有用的。 电路工作原理 尽管人们觉得现在使用OP放大器作用定时器意义不大,但在象电源接通后A1输出常常正向饱和这样的高噪声的环境中应用还是有其优点的。 同相输入端的电压是饱和电压的1/2,由于二极管D1导通,反相输入端的电压大约被固定为正负0.6V。如输入-6V以上的触发脉冲,OP放大器输出端则
[模拟电子]
使用FET输入型<font color='red'>OP放大器</font>的长时间模拟定时电路
揭密DRAM阵列架构 — 8F2 vs. 6F2
  由于DRAM价格的持续下跌及许多制造商经历着财务困难,只有创新和积极进行工艺升级才能确保公司的成功。而DRAM器件的工艺缩微主要应用于DRAM单元,所以阵列架构在决定芯片尺寸方面起着最重要的作用。   8F2单元设计及一个折叠位线(bit line)阵列构成了传统的主流DRAM架构,这种架构在可制造性和DRAM阵列操控方面被证明是最可靠的。对称阵列设计和紧挨着的位线对有助于采用折叠位线架构的DRAM单元实现最可靠的检测与恢复操作。   一些DRAM制造商,包括著名的美光和三星还采用了6F2单元设计,其DRAM单元面积比8F2单元设计要少25%。虽然25%的DRAM单元尺寸减小很诱人,但将该技术投入产生还需
[焦点新闻]
小广播
最新模拟电子文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved