一种简易的自动开/关机电路设计

最新更新时间:2006-08-03来源: 电子设计应用关键字:触发器  关机  三极管 手机看文章 扫描二维码
随时随地手机看文章

引言
  节电是各种电池供电设备所需考虑的首要因素。为防止用户忘记关机,一些设备采用了自动关机电路。此外,许多设备中使用一个开/关按键控制开启或关断电源,即使微处理器(MPU)正在处理关键程序,按键按下时,系统也会关断,造成重要数据的丢失。本文仅使用一个D触发器设计了一种结构简单,使用方便可靠的开/关机电路。

电路设计
  实际设计的自动开/关机电路如图1所示。其中U1A为双D触发器CD4013,外接电池电源由Vin输入。Q输出通过阻值为472W的R5、103W的R4和NPN型三极管Q2反向驱动后,与开关电源芯片的开关引脚相连。以MAX1626为例,当SHDN为高时关闭电源,SHDN为低时打开系统电源。

  复位式按键S1为系统电源开/关键。C1和R2组成RC网络,使得在S1按下后,保证R有12×104×10-3=120ms的延迟时间处于高电平。CD4013的D、CLK端接输入电源地,保证其处于低电平。置位引脚R一端通过103W的电阻接电源地,另一端通过三极管Q3与MPU的I/O口相连。S1的右端与阻值为103W的R1相连,控制Q1开通。Q1的集电极与地之间接通稳压管,稳压管的输出与MPU的I/O口相连。


图1 自动开/关机电路原理图

设计原理
  开/关机电路的核心器件是一个D型触发器,型号为CD4013。其真值表如表1所示。观察其真值表可已看出,无论CLK为何种状态,S为0时,输出Q为0;R为0时,输出Q为1;而当R、S均为1时,输出Q为1;当R和S均为0时,只要CLK不产生上升沿脉冲,输出Q会保持前一输出状态。本电路正是利用R、S均为零时的状态保持特性来实现开/关机功能的。

  由于本电路处于开/关电源前端,在电池接入状态下,无论系统电源是否打开,都处于工作状态。CD4013的输入电压范围为3~15V,因此本电路可以保证在宽电压输入范围内稳定工作。

系统开机原理
  当按下开机按钮S1时,S与高电平接通,S=1。查阅真值表可得,当R=1,S=1时,输出Q应稳定输出1,经过三极管反向后,电源控制引脚SHDN为低电平,打开系统电源。通常MPU进行初始化时会将I/O引脚置为高电平,由于RC网络的延迟作用,S1按下后可以保证S端约有120ms处于高电平(保证开机稳定条件:RC网络的延迟时间>系统上电复位并将POWER_CTL状态稳定为1的时间)。经过三极管Q3反向,此时S=1,R=0,Q端输出1,系统电源处于打开状态。

  MPU延迟后读取STATE引脚的状态。如果此时STATE为低电平,则确认Q1导通,S1曾按下,确认用户开机程序正常运行。如果此时STATE为高电平,则表明Q1截止,开机信号为误动作,程序执行关机程序。

  当RC网络的延迟时间过后,S端由1转为0,此时S=0,R=0,查阅真值表得出此时输出Q应该维持前一输出状态,即保持系统开通电源状态。

系统关机原理
  作为节电产品,如果在规定时间内系统没有工作,系统会自动转入关机程序,在保存重要数据后,自动关闭系统。

  当用户手动关机,按下S1时,Q1打开,STATE的状态由高电平转变为低电平,MPU检测到STATE的状态变化后,经过延时再次检测STATE状态,如仍为低电平,则确认为关机指令,程序将保存重要数据,关闭所有中断,然后将I/O引脚POWER_CTL置为低电平,程序进入循环等待关机状态。此时,I/O口状态经过Q3反相后使触发器R=1,S=0,查阅真值表可得Q端应该稳定输出0,经过三极管Q2反向驱动后,电源控制引脚SHDN为高电平,关闭系统电源。

  电源芯片关闭后,随着电容放电,MPU的供电电压不断下降,引脚POWER_CTL变为不定状态,但查阅真值表,无论此时R端电位高或低,输出Q都为低电平,稳定的使系统处于关机状态。

  随着电容继续放电,I/O引脚POWER_CTL稳定为低电平,此时触发器引脚R=1,S=0,稳定维持输出Q为低电平,保证系统电源的稳定关断。

设计的改进
  实际使用中发现,当更换供电电源时,触发器初始上电,D、CLK和R端下拉至地,保持稳定状态为0。而由于电容C1的充电作用,有可能使S=1,查阅真值表,当S=1,R=1时,输出Q为高电平,致使Q2导通,SHDN为高电平,打开系统。

  为了解决更换电源时系统有可能自动开机问题,在系统上电程序开始执行并延迟500ms后重新读取STATE状态。初始阶段,Q1导通,STATE状态为低电平。而随着RC网络的延迟时间过后,S端电位由高电平变为低电平,Q1由导通变为截止,STATE状态由低电平重新转换为高电平。MPU延时后读取的STATE如果为高电平,则认为是误开机,程序执行关机程序,重新关闭系统电源。如果STATE仍为低电平,则确认是开机指令,程序正常执行。因此要求用户在开机时,按下S1并保持500ms以上。
MPU开机初始化程序流程如图2所示。

图2 MPU开机初始化程序流程图

结语
  本电路相对其它电路结构简单,使用器件较少。配合软件处理,能够实现自动开/关机功能,对一般应用来说是较好的选择。

关键字:触发器  关机  三极管 编辑: 引用地址:一种简易的自动开/关机电路设计

上一篇:一种神经信号调理电路的设计
下一篇:一种简易的自动开/关机电路设计

推荐阅读最新更新时间:2023-10-12 20:11

三极管判定的口诀技巧详细讲解
三极管的管型及管脚的判别是电子技术初学者的一项基本功,总结四句口诀:“三颠倒,找基极;PN结,定管型;顺箭头,偏转大;测不准,动嘴巴。”下面是其详细讲解部分。 1 三颠倒,找基极 大家知道,三极管是含有两个PN结的半导体器件。根据两个PN结连接方式不同,可以分为NPN型和PNP型两种不同导电类型的三极管,图1是它们的电路符号和等效电路。 测试三极管要使用万用电表的欧姆挡,并选择R×100或R×1k挡位。图2绘出了万用电表欧姆挡的等效电路。由图可见,红表笔所连接的是表内电池的负极,黑表笔则连接着表内电池的正极。 假定我们并不知道被测三极管是NPN型还是PNP型,也分不清各管脚是什么电极。测试的第一步是判断哪个管脚是基极。这时
[测试测量]
嵌入式设计入门必读:电路设计之三极管基础电路神级设计
开关器件 在嵌入式电路中经常使用IO口来控制某些电路的开关功能,此时三极管可作为开关器件来使用。作为开关器件使用时需使用开关三极管如9014和9015等小功率器件,此时三极管处于饱和状态。现举一例来说明该类电路特点: 为仿真电路图不是很完整,该电路为晶振关闭功能电路,其中VO接MCU晶振输入端如(XIN)。 若Q1和Q3基极同时为低时,Q2导通而使得VO为0造成晶振停振关闭处理器。我们分析R3和R4(实际电路470K)使得Q2和Q3处于饱和态;Q3为Q1集电极负载,调整R5阻值时可控制Q1处于饱和态或放大态。要使Q2基极导通必须使Q1提供足够大电流才满足条件,只有Q1处于放大态才满足
[嵌入式]
嵌入式设计入门必读:电路设计之<font color='red'>三极管</font>基础电路神级设计
高压晶闸管触发器
     1 引言     随着科技的发展和社会的需要, 晶闸管 的发展趋势是大电流、高电压。随之而来问题是普通晶闸管触发器已适应不了新元件的要求,特别是高电压晶闸管对触发器的绝缘、脉冲上升沿、输出功率等要求越来越高。  本文介绍了一种用于高压脉冲晶闸管串的触发器,该脉冲串晶闸管由8只ABB公司制造的2500A/8000V晶闸管组成,对触发器的要求是:     ⑴      绝缘电压:大于30kV;     ⑵      触发脉冲前沿dv/dt:100V/µS ;     ⑶      触发脉冲前沿di/dt:4.5A/µS ;     ⑷      触发脉冲空载峰值电压:40V,带载峰值电压:16V,带载平台电压8V;    
[电源管理]
高压晶闸管<font color='red'>触发器</font>
如何使用万用表计算带阻尼行输出三极管的电阻值
工程师常常在三极管测量过程中,用不同的检测方式判断三极管的性能,偶尔会检测带阻尼行输出三极管。与其他三极管的检测方法不同的是,需要分别测量带阻尼行输出三极管的电阻值。 下面我们就来看一看,如何使用万用表计算带阻尼行输出三极管的电阻值。首先,工程师需要将万用表置于r 1挡,具体测试原理方法及步骤如下: 第一步,将万用表的红表笔接在e极,将黑表笔接在b极,并开始测量。此时所测出的阻值,相当于大功率管b-e结的等效二极管与保护电阻r并联后的数值。由于等效二极管的正向电阻较小,而保护电阻r的阻值一般也仅有20-50,所以,二者并联后的阻值也较小。如果情表笔对调,也就是将万用表的红表笔接在b极,黑表笔接在e极上,则该情况下所测得
[测试测量]
施密特触发器构成的光栅电路
施密特触发器构成的 光栅 电路及其原理:
[模拟电子]
施密特<font color='red'>触发器</font>构成的光栅电路
门电路组成触发器电路图
图B所示,它的真值表如表B所示。 在应用中,如由R-S触发器作开关整形时,应将输入端经一电阻接VDD或VSS,不允许存在悬空的过程,电阻阻值可选100千欧~1兆欧。
[模拟电子]
门电路组成<font color='red'>触发器</font>电路图
基于FPGA的多种形式分频的设计与实现
   引言   分频器是数字系统设计中的基本电路,根据不同设计的需要,我们会遇到偶数分频、奇数分频、半整数分频等,有时要求等占空比,有时要求非等占空比。在同一个设计中有时要求多种形式的分频。通常由计数器或计数器的级联构成各种形式的偶数分频及非等占空比的奇数分频,实现较为简单。但对半整数分频及等占空比的奇数分频实现较为困难。本文利用VHDL硬件描述语言,通过QuartusⅡ3.0开发平台,使用Altera公司的FPGA,设计了一种能够满足上述各种要求的较为通用的分频器。 一、电路设计   采用FPGA实现半整数分频器,可以采用以下方法:设计一个模N的计数器,再设计一个脉冲扣除电路,每来两个脉冲扣除一个脉冲,即
[应用]
小广播
最新模拟电子文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved