14位125Msps模数转换器ADS5500及其应用

最新更新时间:2006-07-13来源: 电子工程专辑关键字:采样  极性  时钟  信号 手机看文章 扫描二维码
随时随地手机看文章

  1、概述:近年来,随着数字信号处理技术的迅速发展和新理论、新算法的不断涌现,加之数字信号处理器件性能的全面提高,使实际系统对模数转换器的要求越来越高。因此,在实际的应用中,一般都要求模数转换器必须同时具备很高的采样率和精度、很大的动态范围、极宽的频率响应范围和灵活的数字接口。

  2、ADS5500是德克萨斯仪器公司(Texas Instruments)开发的一款14位分辨率、125MSPS采样速率的高性能模数转换器,芯片为64引脚TQFP PowerPAD封装。为实现更高的系统集成度,其内部还包括有宽带宽的线性采样/保持和内部基准电压源的完整转换解决方案。100MHz时ADS5500的信噪比(SNR)为70dB,无失真动态范围(SFDR)为82dB,差分输入电压为2.2Vpp,工作电压为3.3V(单极性),且功耗仅为750mW。内部基准电压源简化了系统设计,并行CMOS兼容数据输出接口确保了与普通逻辑电路的无缝连接,方便了与数字信号处理器(DSPs)的连接。芯片工作温度为-40oC到+85oC。

  根据其采样率高、高分辨率、接口简单的特点,ADS5500可广泛用在需要高速数据采样和高精度测量的场合,例如无线通信、通信接收器、基站基础设备、测试测量仪表、单和多通道数字接收器、通信仪表、雷达和红外技术、视频图像处理以及医疗设备等方面。

  

  

  

  

  3 设计考虑

  ADS5500是一款低功耗、采样率为125MSPS的14位流水线模数转换器,仅需一个3.3V的单极性电源就可正常工作。数据转换过程启动于时钟信号波形的上升沿,一旦模拟信号被转换器的采样/保持部分捕获后,输入信号的采样过程被依序分割为一系列的流水线操作,使时钟信号的上升沿和下降沿都能进行数据的转换工作。从输入模拟信号到输出14位的数据需要16个时钟周期的延迟。图2给出了ADS5500输入、输出信号和时钟波形的对应时序。

  

  3.1 输入配置

  ADS5500的模拟输入部分主要由一个差分跟踪/保持放大器和开关电容组成,如图4所示。

  

  差分输入技术确保了高采样率条件下的高性能,同时也带来了非常高的可用输入带宽,这一点对于某些中频采样或欠采样应用尤为重要。对于低频输入信号的输入配置可以采用差分输入/输出放大器(如OPA695),用来简化前端驱动电路。这种配置的优点在于其具有较大的灵活性,放大器可用来完成模拟输入信号的极性转换(单极性~差分)、信号放大及ADC的前端预滤波等工作。

  3.2 基准源电路

  ADS5500的内基准电压源简化了电路板的电路布局,对此,板上可不用其它附加电路。但从优化性能的角度考虑,可在REFP和REFM引脚上各连接1个1μF的电容器并接地。此外,为更好设置芯片的工作电流,还应在IREF引脚上连接1个47Ω的电阻,并与AGND引脚相连,见图5所示。

  

  3.3 时钟输入信号

  芯片的时钟输入信号可以是单极性或差分信号,普通模式下,时钟输入信号的电压幅值设置为1.5V,CLKP引脚、CLKM引脚各通过5kΩ电阻与CM引脚相连,如图7所示。

  

  从实用角度考虑,选用低抖时钟源并对其进行相应的带通滤波可大大提高高频采样系统性能。芯片内部的ADC内核在时钟信号波形的上升沿和下降沿都能进行数据转换,进一步提高了芯片的工作效率。当无时钟源或时钟频率低于10MSPS时,芯片将自动切换至休眠模式。

  3.4 输出选项

  芯片产生14位的数据输出信号(D13┄D0,其中D13为最高位,D0为最低位),1个数据就绪信号(CLKOUT引脚)和1个数据溢出指示位(OVR引脚,当输出数据幅值超过最大值时,该位被置为1)。

  通过改变DFS引脚电平可设置输出信号的数据格式和时钟输出信号的极性。输出信号的数据格式有直接二进制码和二进制补码两种形式,而时钟极性则表现为输出数据在时钟波形上升沿或下降沿有效。DFS引脚电平有四种选择范围,因而就有四种对应关系。表2给出了这四种模式的对应关系。

  表2 输出数据格式和时钟信号极性的选择

  

  3.5 应用举例

  以下是一个实时的图像处理系统,CCD传感器把原始图像(模拟信号)送至ADS5500高频采样,得到高精度的数字图像信号,再通过高速同步FIFO送入到图像处理单元,由数字信号处理器完成图像的处理和压缩,并将处理后的数据显示在液晶显示器或CRT显示器上。

  

  结束语

  ADS5500接口简单,使用方便、灵活,14位采样精度,同时又有很高的转换速度。在大多数需要高速数据采集和高精度测量的应用场合中,该芯片具有很强的实用性。

  参考文献

  1.Texas Instruments. ADS5500:14-Bit,125MSPS Analog-to-Digital Converter.2003:8~12.

  2.Texas Instruments. Video and Imaging Solutions Guide. 2002:4~8.

  3.谭杰·霍夫纳. 高速A/D转换器动态参数[J].电测与仪表,2001;38(3):31~33.

  4.阮秋琦. 数字图像处理学[M].北京:电子工业出版社,2001:213~218.

关键字:采样  极性  时钟  信号 编辑:金海 引用地址:14位125Msps模数转换器ADS5500及其应用

上一篇:14位125Msps模数转换器ADS5500及其应用
下一篇:使高分辨率A/D转换器获得更高性能

推荐阅读最新更新时间:2023-10-12 20:11

基于MPC5634的控制器多路AD采样的设计
  随着汽车对控制系统的要求和依赖性提高,AD采样的设计模块成为汽车控制器中重要的组成部分。AD采样的结果是汽车控制器控制执行器的依据,它的速率和精度在汽车控制中起着重要的作用。   本文主要介绍一种基于MPC5634的多路模拟信号采集方法,通过增强型直接内存访问(DMA)方式,自动在RAM和增强型队列式模数转换器eQADC模块之间转移数据,能高效和准确地完成对模拟信号的采集。   1 增强型队列式模数转换器eQADC模块   1.1 eQADC模块的结构   MPC5634的eQADC模块有两个可独立工作的ADC转换单元(ADC0和ADC1),40路模拟通道(可扩展),0~5V的转换范围,转换精度有8位、10位、12位三种精度可
[电源管理]
基于MPC5634的控制器多路AD<font color='red'>采样</font>的设计
鉴相器频率对产生信号的调频线性度的影响
本文介绍了一种通过快速改变锁相环分频器分频比,来产生线性调频信号的频率综合器,并对影响其扫描线性度的因素进行了分析。此方法拥有频率精度高、易于调试以及线性度好等特点,适于用作车载雷达信号源。本文首先甩ADS软件对系统进行仿真,基于仿真结果,分析了鉴相器频率对产生信号的调频线性度的影响。   1 频率综合器的设计   锁相环电路由参考频率源、鉴相器、环路滤波器和压控振荡器(VCO)4个模块组成。如图1所示,如果锁相环电路用作为频率综合器,还需要加入程序分频器。其输出频率fout=Nfr,其中,fr为鉴相器频率;N为分频器分频比。      因此,通过改变分频比N可以控制输出频率。编写程序周期性
[模拟电子]
鉴相器频率对产生<font color='red'>信号</font>的调频线性度的影响
传感器电桥信号的检测电路
传感器电桥信号的检测电路
[模拟电子]
传感器电桥<font color='red'>信号</font>的检测电路
用频率采样法设计FIR滤波器
       有限长脉冲响应(FIR)数字滤波器由于设计灵活,滤波效果好以及过渡带宽易控制,因此在数字信号处理领域得到了广泛的应用。FIR数字滤波器的典型设计方法主要有窗函数法和频率采样法。正确理解和掌握这两种设计方法是学习FIR数字滤波器的一个重要环节。用窗函数法进行FIR滤波器设计的相关问题,目前的教材讲解较为细致,这里不再赘述。本文主要探讨用频率采样法设计FIR数字滤波器的相关问题,主要包括设计原理、性能分析、线性相位条件及设计中应注意的问题等几个方面。    1 设计原理及滤波器性能分析   频率采样法是从频域出发,对给定的理想滤波器的频响进行N点等间隔采样,即,然后以此Hd(k)作为实际FIR滤波器的频率特性
[电源管理]
用频率<font color='red'>采样</font>法设计FIR滤波器
用于MF-TDMA卫星通信系统的数据采集卡设计
1 引言 目前,MF-TDMA多址方式被广泛地应用于卫星通信体制中,主要用来承载IP通信的业务。在MF-TDMA卫星通信系统中,下变频后的中频模拟信号的数字化采集是对其进行后端数字信号处理的基础。目前,大部分数据采集传输多采取基于PCI总线协议的高速数据传输方式,而基于母板加背板的系统,其模块化程度、灵活性更高。例如,采用一块用作数据处理的母板加一块数据采集的AD板和一块DA变换的DA板,就可以构成一套完整的TDMA卫星信号还原系统。 PCI Mezzanine Card(PMC)标准基于PCI协议。PMC背板的物理接口由4个64管脚的接插件组成,分别是PN1,PN2,PN3和PN4。采用PMC背板,是获得高速数据传输和扩
[网络通信]
stm32基础知识学习——系统架构及时钟
1.stm32系统架构 stm32主要由两个主模块和四个从模块构成 1 二个主模块 : Cortex-M0 内核及先进高性能总线(AHB bus) 通用DMA ( GP-DMA – general-purpose DMA) 2 四个从模块 : 内部SRAM 内部闪存存储器 AHB 到APB 的桥, 所有的外设都挂在APB 总线上 专门用于连接GPIO 口的AHB2 内部由一个多层AHB 互联的系统总线 从上图中可以看出UART,I2C,RTC这些外设都是连接再APB总线上的,所以这些设备也就ABP外设
[单片机]
stm32基础知识学习——系统架构及<font color='red'>时钟</font>
CAN 总线计时权衡因素:信号速率与线缆长度的关系
有一个关于得克萨斯州民间英雄 Pecos Bill 的故事:那时,有人打赌他不能从从得克萨斯州的加尔维斯敦游过墨西哥湾到达弗罗里达州的基韦斯特。他训练了一个月,当这一天到来时他便一头扎进了墨西哥湾。Bill 不分昼夜地游了一个星期,期间战鲨鱼斗飓风。最终,他离自己的目标越来越近。然而,当他在海浪中看到远处的基韦斯特时,他意识到他已经太累,无法再继续向前游了,因此他转身游回了得克萨斯! 致力于 CAN 通信的设计人员就像 Pecos Bill 一样面对他们所遇到的种种挑战,往返信号传输成为一个重要的考虑因素。 当一个以上节点要在共用总线上发送信号时,控制器局域网 (CAN) 协议的一个关键特性就是如何处理总线争用问题。CA
[嵌入式]
数字相机用CCD信号处理器
CCD(电荷耦合器件)信号处理器VSD2100是一款完整的数字相机IC,它为CCD阵列输出提供信号调理和10位A/D变换。它所提供的CCD信号处理包括:从像素获取视频信息的相关双取样(CDS);与供变化的照明度条件用的数字控制相当的0d到+34dB增益;为得到精确黑色基准的黑色电平箝位。该主信号处理器的特性包括53dB SNR。其10位A/D变换的变换率达27MHz,而且没有漏代码。低电压(2.7V到3.6V),低功率(2.7V为160mW,3.0为190mW)便携工作。 它的应用包括:视频相机,数字静止相机,PC相机和保密相机。 VSP2100Y功能框图示于图1,其中CCDD:CCD信号输入,CCDR:伪反
[应用]
小广播
最新模拟电子文章
换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved