Cadence 与 Samsung Foundry 合作加速 4 纳米及更高工艺的超大规模计算 SoC 设计
内容提要
● Cadence 20.1 数字全流程面向 Samsung Foundry 先进工艺节点进行全面优化，实现更好的 PPA 目标，帮助客户流片一次成功
● 基于 iSpatial 技术的 HPC 参考设计流程助力快速设计实现
● Cadence 数字全流程的机器学习及大型/标准单元同步布局功能，可帮助客户提高生产率和优化设计
中国上海，2021 年 4 月 15 日—— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，已面向 Samsung Foundry 4 纳米及更高的工艺节点推出优化的 Cadence ® 数字全流程 20.1 版本。 基于本次合作，设计师可以使用 Cadence 工具达到更优的功耗、性能和面积（PPA）目标，以及面向超大规模计算应用交付精确且一次流片成功的芯片。
Cadence 数字流程 20.1 版本针对 Samsung Foundry 先进工艺技术提供量身打造的优化能力。 例如，iSpatial 技术可以支持从 Genus ™ Synthesis Solution 综合解决方案到 Innovus ™ Implementation System 设计实现系统利用统一的用户界面和数据库进行无缝结合。
机器学习（ML）功能可帮助用户利用现有设计来训练 GigaOpt ™ 优化技术，相比传统布局流程实现设计裕度的最小化。
结合高性能时钟网络架构，数字 GigaPlace XL 技术支持大型/标准单元同步布局，支持自动化版图规划，从而达到更高的设计生产力，同时大幅优化线长和功耗。统一的设计实现、时序及 IR 签核引擎进一步增强了签核收敛，减少设计裕度和迭代次数。
为了加速 Samsung Foundry 先进工艺技术的设计流程，现已推出针对大型/标准单元同步布局、时钟网络、平衡的 H 型时钟树分布、功率输出网络及 IR 优化等通用高性能计算（HPC）任务的流程示例。
完整的 Cadence RTL-to-GDS 流程也面向 Samsung Foundry 的工艺技术进行了优化， 包括 Genus Synthesis Solution 综合解决方案、 Cadence Modus DFT 软件解决方案、Innovus Implementation System 设计实现系统、Quantus ™ Extraction Solution 提取解决方案、Tempus ™ Timing Signoff Solution 时序签核解决方案、Tempus ECO Option、Tempus Power Integrity Solution 电源完整性解决方案、Voltus ™ IC Power Integrity Solution 电源完整性解决方案、Conformal ® Equivalence Checker 等价性检查器、Conformal Low Power 低功耗工具、Litho Physical Analyzer 光刻物理分析器以及 CMP Predictor 预测工具。
Cadence 20.1 数字全流程支持公司的智能系统设计 ™ 战略（Intelligent System Design ™ ），助力客户实现 SoC 卓越设计。 如需了解更多有关先进节点数字设计解决方案的内容，请访问 www.cadence.com/go/advnodes
关于 Cadence
Cadence 在计算软件领域拥有超过 30 年的专业经验，是电子设计产业的关键领导者。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向消费电子、超大规模计算、5G 通讯、汽车、移动、航空、工业和医疗等最具活力的应用市场交付从芯片、电路板到系统的卓越电子产品。Cadence 已连续七年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息，请访问公司网站 cadence.com。
© 2021 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。
推荐阅读
点“阅读原文”了解更多~
京公网安备 11010802033920号