三星1.4nm工艺细节，首次曝光

据DigiTimes报道， 三星代工厂副总裁 Jeong Gi-Tae 告诉 The Elec，三星表示，其即将推出的 SF1.4（1.4 纳米级）工艺技术将把纳米片的数量从 3 个增加到 4 个。此举有望为性能和功耗带来显着的好处。

三星是第一家在 2022 年中期推出依赖于环栅 (GAA) 纳米片晶体管的工艺技术的公司，其 SF3E（也称为3nm-class gate-all-around ear, 3GAE）。该公司使用该技术制造各种芯片，但据信该节点的使用仅限于微型芯片，例如用于加密货币挖掘的芯片。明年，三星计划推出 SF3 技术，该技术有望被更广泛的应用领域所采用。三星计划在 2025 年推出其性能增强型 SF3P 技术，该技术专为数据中心 CPU 和 GPU 设计。

同样在 2025 年，三星预计将推出 SF2（2nm 级）制造工艺，该工艺不仅依赖 GAA 晶体管，还将采用背面功率传输，这在晶体管密度和功率传输方面带来了巨大的好处，

也许在推出基于 GAA 的 SF3E 后三星生产节点的最大改革将发生在 2027 年，届时三星的 SF1.4 技术将通过将纳米片数量从 3 个增加到 4 个来获得额外的纳米片。

增加每个晶体管的纳米片数量可以增强驱动电流，从而提高性能。更多的纳米片允许更多的电流流过晶体管，从而增强其开关能力和运行速度。此外，更多的纳米片可以更好地控制电流，这有助于减少漏电流，从而降低功耗。此外，改进的电流控制还意味着晶体管产生的热量更少，从而提高了功率效率。

英特尔和台积电都打算分别于 2024 年和 2025 年开始使用 GAA 晶体管及其 20A 和 N2（2 纳米级）工艺技术。当这些公司推出基于纳米片的节点时，三星将在环栅晶体管方面拥有丰富的经验，这可能对代工厂有利。

“代工业务客户大约需要三年时间才能做出最终采购决定。由于我们目前正在与大客户接触，未来几年将会发生变化。”

23 日，三星电子晶圆代工部门首席技术官 (CTO) Jeong Ki-tae 在三成 COEX 举办的“Semiconductor Expo 2023”上以“晶圆代工行业的最新技术趋势”演讲者的身份宣布了这一消息。

这是对三星电子在争取高通、NVIDIA等大客户方面仍落后于台积电的批评的回应，尽管三星电子在2017年首次成功量产3纳米GAA（Gate All around）工艺。

CTO Jeong Ki-tae表示，“在代工业务中，从客户的角度来看，‘稳定性’是最重要的”，“从一开始就采用新技术并不容易。” 他补充道，“代工厂用与客户联姻的说法。这就是业务结构的紧密程度。”

解释是，如果芯片制造商出现问题，客户也会受到损害，所以他们在选择供应商时别无选择。不过，该公司表示有信心在 3 纳米及以下先进工艺领域获得大客户。

CTO Jeong 表示：“虽然 GAA 工艺是一项可持续技术，但 FinFET 技术很难找到任何进一步的改进，”并补充道，“我们正在与大客户讨论 2 纳米和 1.4 纳米等未来工艺”。

CTO Jeong预测，三星电子、台积电和英特尔在先进封装（后处理）领域的竞争格局将持续下去。

他表示，“相比前段制程，中国企业进入后段制程领域相对容易，但除非他们拥有像台积电这样的多种客户并获得反馈，或者是集成半导体公司（IDM） ）像三星或英特尔一样既设计又制造，“新玩家进入竞争并不容易，”他说。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3570期内容，欢迎关注。