初创公司Mears Technologies声称清除了芯片工业半导体国际技术蓝图目标的最后几只拦路虎之一——门泄漏，将摩尔定律延伸至22纳米节点。通过改变晶体管通道，Mears表示其技术让摩尔定律发挥出新的生命力。该技术用硅超晶格来阻挡门泄漏。
Semico Research公司战略技术副总裁Morry Marshall表示，“65纳米以下最大的问题是门泄漏，Mears似乎拥有了解决方案。如果方案果真如Mears所说的那样，那么工业界将会迅速采纳。唯一阻挡其普及的是保守主义、怀疑论和非本地发明综合症。”
该公司声称，其超晶格增强了通道平面内的载流子迁移率，同时阻止与芯片平面垂直的门泄漏。IC Insights公司技术副总裁Trevor Yancey表示：“它们将单层放下来，有些层传导性很强，但它们轮流交替阻挡垂直方向上流动的电流，因此缓解了门泄漏。”
Mears声称其超晶格在晶体管通道生长期间，仅用额外的几个步骤即可被添加到现有的CMOS工艺内。
半导体技术蓝图试图汇总芯片制造资源来解决阻碍摩尔定律发展的问题。Semico的Marshall 表示：“在应变硅之前前景黯淡，没有人能预见如何保持性能同时降低功耗。”应变硅减少了有效的电子质量，因此增加了迁移率，使过渡到65纳米成为可能。绝缘硅也在65纳米节点，通过电气绝缘的相邻器件和创新器件布局，增强了CMOS电路性能。但应变硅和绝缘硅技术都没有解决门泄漏问题，采用高K介电质甚至金属门或许有可能缓解这一问题。
Mears即将上任的CEO Neil Vasant 表示：“我们的技术能被增添到应变硅、绝缘硅或者甚至是体CMOS，其它技术可以在未来5年或10年内随着生产准备就绪，与我们的技术一起交相辉映。”
关键字：门泄漏 纳米 晶体管
编辑： 引用地址：https://news.eeworld.com.cn/news/eda/200612/7571.html
推荐阅读
台积电法说会要点：3纳米于下半年量产
今（13）日，台积电举行在线法人宣讲会并发布了截至12月31日的2021财年第四季度财报。财报显示，台积电第四季度合并营收为4381.89亿元(新台币，下同)(约合158.46亿美元)，较上年同期的3615.33亿元增长21.2%，连续第六个季度创纪录；净利润为1662.32亿元(约合60.11亿美元)，较上年同期的1427.66亿元增长16.4%。在财报中，台积电还披露，他们去年四季度的毛利润率为52.7%，营业利润率为41.7%，净利润率为37.9%，均不及上一年同期，但略好于前一季度。会上，总裁魏哲家表示，3纳米制程进展符合预期，将于今年下半年量产。此外，他还表示，为应对影像传感器及非挥发性存储器等特殊制程强劲需求，台积电
发表于 2022-01-14
台积电第四季度净利润60亿美元，5纳米营收占比超过20%
了预期上限，毛利润率也达到了预期，接近预期上限。其中，5纳米制程晶圆出货量占据了总晶圆营收的23%；7纳米制程晶圆出货量占据了总晶圆营收的27%；先进制程(7纳米和更先进制程)晶圆占据了总晶圆营收的50%。
发表于 2022-01-14
消息称台积电将为英特尔设专线：生产3纳米芯片
据报道，消息人士称台积电计划在其中国台湾北部的新生产基地为英特尔生产3纳米芯片。该生产基地位于新竹市宝山区。该消息人士称，英特尔希望台积电利用3纳米制制造工艺，为其生产CPU和GPU的零部件。 在今日的财报电话会议上，台积电CEO魏哲家表示，台积电3纳米制程开发进展符合预期，将于下半年量产。这与业界之前的预期相一致。 分析人士称，通过与台积电合作，英特尔希望追上与竞争对手的技术差距。之前，英伟达和AMD等竞争对手，利用台积电代工产品，性能已经超超越了英特尔。英特尔市场份额的流失和利润的下滑，也证明了这一点。 上个月，英特尔CEO帕特·基辛格（Pat Gelsinger）访问了中国台湾，与台积电举行了会谈。虽然双方没有公布谈判
发表于 2022-01-14
德方纳米2021年预盈7.6亿元–8.3亿元，同比扭亏
德方纳米1月11日晚间公告，2021年德方纳米预盈7.6亿元–8.3亿元，同比扭亏。德方纳米指出，报告期内，公司新建产能释放，产销量相比2020年有大幅度的增长；上游原材料价格的上涨及磷酸铁锂市场供需偏紧等因素带动了公司产品价格的上涨；同时，得益于公司成本控制的有效推动及规模效益的显现，公司的盈利能力相比2020年有较大幅度的提升。在今年下游对正负极材料大幅上涨的背景下，德方纳米继续扩产。1月6日，德方纳米发布公告称，公司与曲靖市人民政府、曲靖经济技术开发区管理委员会签订了《年产33万吨新型磷酸盐系正极材料生产基地项目投资协议》，公司拟在曲靖经济技术开发区建设“年产33万吨新型磷酸盐系正极材料生产基地项目，项目总投资约人民币75
发表于 2022-01-12
高深宽比刻蚀和纳米级图形化推进存储器的路线图
) 和线宽粗糙度等缺陷带来的影响是显著的。例如，随机性限制通孔良率，并随通孔关键尺寸缩放不良。在小通孔关键尺寸处，即使是250W的扫描仪功率也可能不够，因此需要材料的创新以及后处理，以控制随着功率增加带来的EUV成本上升。多年来，泛林在原子层刻蚀 (ALE) 方面的工作证明了该工艺能够克服这一挑战。原子层刻蚀包括表面改性继而刻蚀的自限性步骤。当多次重复这一循环时，原子层刻蚀可以将特征的高频粗糙度变得平整。泛林及其合作伙伴在测试中测量了这种效应，EUV通孔局部关键尺寸均匀性 (LCDU) 因此提升了56%，从超过3纳米变为1.3纳米，对于某些芯片制造商来说可能还会降低到1纳米。局部关键尺寸均匀性的改善在上游有重要影响：由于泛林的刻蚀和沉积
发表于 2022-01-10
高通推出Snapdragon Ride™视觉系统，基于4纳米制程SoC打造
2022年1月5日，高通推出Snapdragon Ride™平台产品组合最新产品——Snapdragon Ride™视觉系统，该系统拥有全新的开放、可扩展、模块化计算机视觉软件栈，基于4纳米制程的系统级芯片（SoC）打造，旨在优化前视和环视摄像头部署，支持先进驾驶辅助系统（ADAS）和自动驾驶（AD）。Snapdragon Ride视觉系统集成了专用高性能Snapdragon Ride SoC和Arriver下一代视觉感知软件栈，采用业经验证的软硬件解决方案，提供多项计算功能以增强对车辆周围环境的感知，支持汽车的规划与执行并助力实现更安全的驾乘体验。Snapdragon Ride视觉系统支持灵活的部署选项，从符合入门级新车评价规范
发表于 2022-01-05
用交流电压进行高压XLPE绝缘电缆线路的现场试验
无线多功能家庭安全系统
Verilog HDL数字集成电路设计原理与应用
京公网安备 11010802033920号