面对65nm和45nm设计挑战 Cadence让你实现“设计即所得”

新技术可通过将DFM功能集成到数字和定制设计流程中，使得半导体设计和制造之间的重新联合

加州圣何塞，2007年9月10日——你是否还记得一场被称为“所见即所得”的计算机技术重大突破？只要在电脑屏幕上打开一个文件，就可以精确地看到打印出来的页面会是什么样的，这曾被称作WYSIWYG。现在，25年时间转瞬即逝，将打印的图像面积缩小到一千万分之一，你就会知道半导体产业所面临的挑战：如何确保芯片的关键部件能够按照其设计被准确地生产出来——或者说，如何实现“设计即所得” 或WYDIWYG签收？全球电子设计创新领先企业Cadence设计系统公司（NASDAQ: CDNS）今天在每年一度的CDNLive！用户会议中发表讲话，指出这是一个十分艰巨的任务。尖端半导体设备中的一个部件可能比过去用于打印的激光的波长还薄，这本身就代表了一系列的工程难题。

该问题当然不是画一条更短的线就可以解决的。当接通电源的时候，这些器件也必须严格按照计划运行。在很小的工艺尺寸下，时序与功率是非常关键的：例如在光前进不到0.1英寸的这么短的时间内，一个45纳米晶体管就要进行一次开关，在一个常见的设备中，会有数百万个晶体管同时开关。

实际上，在这样的距离和速度下，“同时”的概念其实是没有什么意义的。极小的物理和电气的变化就可能造成延迟，即便是最出色的芯片设计也可能因此遭殃，很可能会造成数百万块芯片发生故障。为了避免这种情况，Cadence总裁认为设计师在设计阶段就要确保芯片可以被成功生产。由于很多设计师还不具备制造方面的知识，这就要求对设计师所使用的软件进行彻底的改进。

“基本上，这已经危及到当今电子产品的质量，”Cadence设计系统公司总裁兼CEO Mike Fister说。“电子工业无法找出制造中的问题。快速、有效、节约成本地修正、分析、修复和优化地最佳场所其实就是设计师的办公桌。如果芯片在设计上精确，一旦投产后就很少会有意想不到的问题，这就是设计即所得。”

这需要能够更精确地预测设计的物理和电气特性在制造中如何发展。设计师能够越快实现高度可预测性，就可以得到更好的设计质量。过去有一些“可制造性设计”软件的小公司试图满足这一新兴需求。然而，设计师越来越需要的是一种全局的解决方案，并全面集成到数字和定制设计环境中。为实现快速、精确的设计，并制造创新的电子产品，这是不可或缺的。

“如果只是要解决一个问题，只要在设计阶段中的任何时候使用一种软件程序即可。但可制造性设计涉及非常多的问题，”Cadence DFM部副总裁Mike McAweeney说。“将这些功能集成到设计流程中，让各种芯片类型的设计师都可以做出抉择，并且解决我们在开始集成时甚至没有想到的问题。此类举措创造了动力与协同性。”

“TSMC非常高兴与Cadence合作来创建并验证晶圆厂针对高级技术的DFM数据集与工程师使用的EDA工具与模型之间的互操作，”TSMC设计服务营销副总监Kuo Wu说，“在这方面，我们已与Cadence公司及其合作伙伴开展广泛的合作，我们双方的客户已经从这些成果中获益。”

本届会议中，Cadence还公布了对Encounter设计环境的大幅改进，让数字芯片设计师能够更加确定设计投产后一切正常。

“半导体设计正变得越来越昂贵，因此设计师想要让他们的项目快速而又准确地完成，”Semico Research 的分析师Jim Feldhan说，“面向65纳米和45纳米技术的工程师正面临重大的设计挑战，然而上市时间的限制意味着他们不能花费更多的时间解决这些挑战。设计工具必须为他们管理关键的与制造相关的问题。换句话说，能够解决诸如漏电，设计规则复杂度和工艺可变等问题的方案嵌入到他们的产品中。这是Cadence面对的并正在出色解决的挑战。”

Cadence是在每年一度的CDNLive！硅谷大会上发表以上声明的，该会议今天在圣何塞会展中心举办。会议历时三天，有数百位全球顶尖的半导体设计师参加，他们来自如NEC、Freescale半导体、Qualcomm、IBM和ST Microelectronics等公司，他们将会在技术演讲和设计技术研讨会中分享他们的技术突破。

“CDNLive！硅谷大会是面向用户的会议，为设计圈而举办，并服务于设计圈，”Cadence首席技术官Ted Vucurevich说。“它主要围绕创意分享，解决当今最迫切的半导体工程挑战。它对于半导体设计业非常重要，其重要性就像医学会议之于广大医生和医学行业。”