SoC设计师将要面对的挑战及策略

最新更新时间:2008-07-06来源: 电子系统设计关键字:架构  指令  嵌入式  线程  内核  可编程 手机看文章 扫描二维码
随时随地手机看文章
  可编程能力和高性能将日益成为未来SoC设计满足需求的关键因素。

  没有一个市场比嵌入式微处理器市场更为多元化和充满活力。在这个市场中机会比比皆是,而且层出不穷。

  另一方面,挑战也同时存在:设计成本、掩膜成本和晶圆成本都在不断增加。

  要增加利润不仅仅是需要加快产品上市时间,同时也要延长产品在市场上停留的时间。这些挑战可以通过摩尔定律、不断增加的晶体管数量、性能裕量和可编程软件解决方案来解决。这个趋势已经出现,而且正在加强。

  从20世纪40年代可编程计算机的发明开始,软件可编程处理器开始具备先前需要定制逻辑的任务功能。70年代末,小型微处理器取代了定制设计。到了80和90年代,这些嵌入式处理器出现了惊人的增长,随着处理器性能的提高,一个又一个功能从定制硬件转到了软件中。

  当技术达到90nm时, 复杂性、一次性工程(non-recurring engineering, NRE)的剧增,成本急剧增加,上市时间带来的巨大压力将驱使系统 OEM厂商转向新的方法。这种方法需要利用微处理器性能的提高,只要可能的话,可编程性就可用来取代定制设计。

  系统开发者的IC选择

  传统上,在设计系统时系统开发者有三个基本选择。如果需要硬件设计成本最低和灵活性最高,则可以使用通用处理器或其他可编程器件,如 FPGA。如需要更高的性能,则可以采用特殊目的的可编程器件,如 DAP。如要求性能达到最高,则可以采用ASIC或全定制设计。今天的SoC设计师通常会结合这三种方法来设计解决方案,以在通一个SOC上充分体现每一种方法的好处。

  设计师作出什么样的决定取决于很多因素。如果不考虑其他因素,他们最先考虑的都会是最具灵活性和风险最小的方案。那么,让我们从最具灵活性和风险最小的选择开始,即可编程的解决方案。首先我们来看以下三个问题:

  1.该方案是否能够实现这些功能(性能、功耗、特性设置等)?

  2.该方案是否能够满足市场成本需求?

  3.该方案是否能使我尽快进入市场,或者至少足够早地进入市场?

  问题1:该方案是否能够实现这些功能?

  随着半导体技术接近0.1微米,晶体管变得越来越便宜。即使是成千上万个晶体管的成本也只不过那么一点,以至处理器或可编程器件开发者会欣然买下这些晶体管,以尽可能地提高性能。

  事实上,向标准处理器的延伸越来越平常。尽管这些处理器是标准的,却仍然是模块化的,可以根据市场需要选择使用或不使用处理器。重要的是,它们的存在将使许多重要应用的基础处理器的性能提高一个甚至两个数量级。

  这些例子包括针对智能卡的MIPS32 4KSc内核,它可以利用扩展提高5 倍的加密和解密性能。Intrinsty 的新型FastMATH产品就利用了创新的电路方案和矩阵处理扩展,预期采用0.13微米时的运行频率可达2GHz,而在0.10 微米时可达4GHz。

  每一代产品都有更多的特性和功能,而可编程器件可实现无数的应用。由于集成带来的巨大的经济优势,每个新的SOC都越来越多地具备了优于其他板上IC的功能性。今天新的系统带来的挑战包括:

  1.流媒体需要芯片的高带宽进出,同时需要高水平的计算能力;

  2.需要以网速处理信息包和服务视频及音频的应用需要高吞吐量;

  3.大多数系统需要多任务同时运行,通常需要低延迟和优异的性能;

  4.应用越来越受到实时约束的推动,这就需要短而确定的延迟及高计算能力;

  5.在大多数系统中,安全成为至关重要的问题,所以加密和解密需要高计算能力。

  应对这些挑战需要极高性能的可编程解决方案。幸运的是,摩尔定律仍然没有减慢的迹象,这为我们使用更多的晶体管解决市场问题提供了很大的空间。国际半导体技术蓝图(ITRS)的调查显示,晶体密度和芯片频率每年增加25%以上。MIPS科技预计,微处理器的整体性能每年将提高57%,美单位美元的整体性能的复合年增长率将是61%。这意味着,自从1990年以来,单位美元的性能已经增长了500倍以上。按照这样的速度发展,到2006年MIPS处理器每美元的性能将提升1000倍。

  有效的性能将更快增长。许多未来进展将来自现有的架构技术。架构的提升将推动流媒体性能远远超过传统整数MIPS 性能的增长速度。

  先进的微架构技术将提高处理器的吞吐量和响应时间,并增加对缓慢内存的容许度。此外,许多应用中的芯片多处理器技术将高度适用于采用大型平行处理来提高性能水平。

  另外,浮点性能的提高要比整数性能更快,这使许多高性能水平计算的执行更加简单。因此,对这个问题的回答是肯定的,对于数量快速增长的应用来说,可编程产品将可以提供所需的性能。尤其是微处理器,可以将性能能力延伸到那些此前需要DSP的应用中,在某些情况下,甚至可以延伸至定制硬件设计,因为快速晶体管极低的成本可支持新的处理器引擎上采用越来越多的复杂扩展和专用处理器。

  问题2:该方案可以满足成本要求吗?

  多年来,大量与成本相关的问题层出不穷。人们会问“芯片的面积是多大?”很快,这个问题又变为“将这个芯片投入生产需要多少成本?”趋势非常明显:开发先进的 SoC 的成本在急剧增加。

  就在几年前,掩模装置的成本似乎高达几十万美元。现在,一套0.10微米的装置大约需要一百万美元。如果你遇到了两次或三次芯片重制,那么你的成本将难以控制。现在来看看一次性工程(NRE)费用发生了哪些变化。大约在1995年,典型SoC的掩模和开发成本,包括25万片的3次掩模重制,约占产品总成本的13%。到2003年,这个数字上升到了62%。

  有一种说法是,一个明智的策略是在尽可能多的产品中使用一种设计。可编程性的主要优势是,不同的产品可以采用相同的集成电路。

  例如,假设一个产品是为电缆调试解调器设计的,可能会有一个微处理器作为控制器,还有安全硬件、音码器、传真能力、以太网端口、一系列标准外围设备,以及对来自电缆的数据进行解码的硬件。随着更强大处理器的出现和SoC实现的开始,许多功能被集成到运行在处理器上的软件中。特别有趣的是,现在的芯片具有显著的灵活性,可保证大范围应用中的使用,而不仅仅限于电缆调制解调器。软件是定制的,硬件则不是。所有这一切意味着你可以使用更为简单和可应用于多个产品的设计,在第一时间生产出产品。而且,你甚至可以重复使用其中的一部分甚至是全部设计。

  通过软件中执行的补救能力也可以降低可编程性的NRE。协议中的延迟变化或新的功能可以在芯片不变的情况下加入。这将减少上百万美元的芯片重制成本。

  总体设计成本也很可能下降。由于许多设计可以在软件中进行,可以最大限度地减少定制部分的尺寸和复杂性,在某些情况下甚至可以消除。处理器或I/O电路的重复使用,意味着程序库和驱动器可以重复使用和进行电路布局。

  因此,成本问题的答案是,未来的系统设计师在做决定前不仅要考虑IC单位成本,而且要考虑开发成本和重复使用的好处。

  问题3:该方案是否可以尽早进入市场?

  系统设计师考虑的最重要因素就是上市时间。下图显示了在40个月的产品生命周期与18个月的市场活跃期损失的利润百分比,NRE费用为1千万美元,利润为50%。很多人肯定会同意18个月的产品活跃期其实是今天大多数产品都在把持商品待涨价时卖出,所以实际上要比该图描述的更糟。即使是最保守的假设,如果你进入市场晚6个月,就会损失一半的利润。如果你在活跃期后半期进入市场,实际上将会损失掉所有利润。

  下图显示了传统上市时间模型与收入的对比。因时间的不同,利润可以在收入和成本之间的任意点,而且在开发成本收回之前是不知道的。最典型的例子是硬连接或定制IC解决方案。

  下图显示了利用可编程解决方案可以更快进入市场。该方案可减少前期NRE成本,缩短产生利润的时间,增加产品市场寿命,甚至可以带来更大的市场份额,从而提高最大收入空间并延长产品市场寿命。因此,可编程解决方案可以适应变化的市场环境,延长产品的市场寿命,所带来的利润可能比你晚几个月进入市场要多几倍。

  可编程解决方案有助于在产品定案后加入功能或改变标准。具有内置性能裕量的可编程性可保证在硬件实现了初始概念之后对产品进行充分的定义。甚至,可以通过增加新的性能或调整来延长产品的寿命,以相同的性能满足不断变化的市场环境,进而避免产品的早期废弃。

  所以对于这个问题的回答是肯定的,你可以更早进入市场?D?D利用灵活的系统设计来保证早先加工的产品可以在最后时刻进行修改,以满足市场需求。

  成功的关键

  为了实现上述要求,处理器供应商需要降低晶体管的成本,以减少不断上升的开发成本。

  有数据显示,2005年一百万个晶体管的价格为26美分,其中包括60%的封装毛利。利用几百万个晶体管来解决上述所有问题是不可能的。越来越多的晶体管将被用来创造更高性能的处理器内核,这将有助于实现更多的可编程解决方案。结果将是降低NRE和加快上市时间,从而实现更低的成本、更高收入和更高的利润。

  许多技术可用来实现这一目标。架构正在从8位到16/32位、64位和128位扩展(64位架构已经用于消费产品很多年,而128位架构是索尼PlayStation 2成功的关键)。更宽的架构将采用单指令多数据(SIMD),利用附加位支持平行运行的不断增长的数据单元。矢量处理器将很快为成本敏感的嵌入式市场提供扩展平行运行的能力。在等待其他线程的数据时,精确的多线程将保持处理器的繁忙工作,这将有助于减轻不断增加的处理器内存速度差距带来的影响。同时,芯片多处理等技术将显著改善芯片的性能,在这方面路由器等高度平行应用的数据通道处理器非常重要。

  挑战是将这些产品更快投放市场,延长其市场寿命并降低开发成本,同时继续利用摩尔定律的优势--找到一种利用晶体管满足以上要求的方法。高性能微处理器内核所提供可的编程性和性能裕量将必然成为首选的解决方案。

关键字:架构  指令  嵌入式  线程  内核  可编程 编辑:汤宏琳 引用地址:https://news.eeworld.com.cn/news/eda/200807/article_21639.html

上一篇:海纳百川建SoC(片上系统)IP模块
下一篇:SoC(片上系统)设计的关键技术

推荐阅读

NVIDIA下一代Hopper架构曝光!采用5nm工艺 晶体管超1400亿
据媒体报道,NVIDIA下一代主要面向高性能计算、人工智能等Hopper架构,将会采用5nm工艺制程,晶体管多达1400亿个,面积核心达到了900平方毫米,是有史以来最大的GPU。  作为参考,NVIDIA自家旗舰Ampere架构的A100为542亿个晶体管(每平方毫米约为6560万个晶体管),AMD阵营中采用Aldebaran架构的Instinct MI200系列为582亿个晶体管(每平方米约为7360万个晶体管),GH100是它们的2.5倍左右。Hopper架构的GH100在5nm的加持下,能够在单芯片封装下轻松做到每平方毫米1.5亿个晶体管。  不过这一说法遭到了存疑,因为当前EUV光罩的限制为858平方毫米,而GH100
发表于 2022-02-10
NVIDIA下一代Hopper<font color='red'>架构</font>曝光!采用5nm工艺 晶体管超1400亿
硬刚台积电!Intel大手笔进军代工业:扶植第三大CPU架构
2月8日最新消息,Intel宣布,它已经准备了一笔规模可观的基金,以帮助大公司、小公司、新公司和老公司利用Intel代工服务公司(IFS)打造颠覆性技术。  这笔10亿美元(约合63.58亿元人民币)投资基金旨在利用Intel最新的创新芯片架构和先进的封装技术,加快客户产品进入市场的时间。此外,它不会对体系架构支持过于挑剔,支持范围涵盖x86、ARM和RISC-V等。  作为新CEO基辛格IDM 2.0战略的一部分,这是Intel再度对向外开放其晶圆代工服务明确示好。Intel还预计其3D封装技术等允许在一块芯片产品上集成不同架构,比如x86+ARM这样的混合模块化芯片等。  与此同时,Intel宣布成为RISC-V国际成员并加入
发表于 2022-02-08
硬刚台积电!Intel大手笔进军代工业:扶植第三大CPU<font color='red'>架构</font>
纯电动汽车动力电池高压充电架构体系方案探讨
的电气架构方案 ●800V动力电池和800V高压系统 目前主流电动汽车乘用市场动力电池系统充电等级为400V,充电桩和车辆高压组件受电流物理限制,提升充电功率的直接方式提高电池的电压。如图1。将动力电池和高压组件提升至800V系统。 ( △图片1 ) ●800V动力电池和400V高压系统考虑成本等因素,利用现有400V电压等级下的零部件平台和充电基础设施,可以考虑在车辆充电接口和动力电池与高压组件之间增加DCDC装置。如图2。 ( △图片2 ) ●400V动力电池和400V高压系统通过电池的串并联分配,设计可配置的动力电池系统,串联时
发表于 2022-01-27
纯电动汽车动力电池高压充电<font color='red'>架构</font>体系方案探讨
BMW的下一代电子电气架构
我其实一直想跟踪全球汽车企业的软件化进度,一个很好的抓手是看电子电气架构和对应的软件功能分配,以及基于SOA的软件开发进度。最近看到IEEE以太网年会里面BMW分享的两份材料: ●《AUTOMOTIVE MACSEC ARCHITECTURE》Dr. Oliver Creighton & Dr. Lars Völker  ●《FROM VEHICLE CENTRIC TO PEOPLE CENTRIC HOW THIS TREND IS CHANGING VEHICLES E/E ARCHITECTURES》G.Smethurst ▲图1.BMW的历史架构发展 主要结论
发表于 2022-01-25
BMW的下一代电子电气<font color='red'>架构</font>
Arm发布Morello SoC原型,使用CHERI架构显著改善内存安全
Arm Morello SoC十多年来,剑桥大学的研究人员一直在开发能力 硬件增强 RISC 指令 (Capability Hardware Enhanced RISC Instructions) 架构模型。今天,Arm 宣布推出首款基于 Arm 的 SoC 与 CHERI 架构集成的硬件,这是其为期五年的 Morello 计划的一个重要里程碑。Arm 与剑桥研究人员密切合作,开发了一个 64 位 Armv8-A 驱动的 SBC(单板计算机),以允许测试其声称的“显着改进”的硬件增强设备安全性。剑桥大学和 Arm 一直在规划一个新架构,以增强基于 Arm SoC的内存访问安全。根据微软和谷歌的研究,通过补丁解决的漏洞中,超过
发表于 2022-01-21
Arm发布Morello SoC原型,使用CHERI<font color='red'>架构</font>显著改善内存安全
EE架构 | 国内主流OEM的中央计算+区域控制架构信息梳理
://mp.weixin.qq.com/s/jJvwOAx7wS3VSaDOjbDjeg3. 比你想象中的要强 解析小鹏汽车 X-EEA 3.0 电子电气架构https://mp.weixin.qq.com/s/O1evq-Qx4WddEX-Tz4SYWA4. 功能域架构火爆之后,区域架构或在2023-2025年迎大规模应用https://mp.weixin.qq.com/s/xvvG_cuhbGplBHN3taWOAg5. 软件定义汽车的核心是什么?谈一谈新一代特斯拉电子电气架构http://www.eeaconference.com/news/751649/6. 浅谈特斯拉的EEAhttps
发表于 2022-01-19
EE<font color='red'>架构</font> | 国内主流OEM的中央计算+区域控制<font color='red'>架构</font>信息梳理
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved