可防止自旋注入式MRAM错误写入的读取方式-电子工程世界

分享到: 微博; QQ; 微信; LinkedIn

　　加拿大多伦多大学（University of Toronto）和富士通研究所针对自旋注入式MRAM开发出了高可靠性读取方式，不会轻易出现此前成为课题的错误写入现象（演讲序号：14.1）。富士通研究所等旨在通过此次的技术，以自旋注入式MRAM代替闪存微控制器中的NOR闪存等。

　　自旋注入式MRAM是利用了通过向TMR元件等磁性材料中通电，磁化方向就会发生反转这一现象的内存。在读取时向磁性材料中施加电压，并通过流过的电流判断元件的电阻值是高还是低，然后据此判断数据是“1”还是“0”。不过，要想正确判断电阻值的高低，就需要向元件中施加高电压。由于MRAM的元件特性具有不稳定性等原因，原本为了进行读取而流经的电流使磁化方向发生了反转，即发生错误写入问题。

　　因此，多伦多大学和富士通研究所对读取方式等进行了如下改进。具体是指，采用了将元件高电阻值和低电阻值之间的中间值负电阻进行并联的电路。负电阻是一种具有提高电压，电流减少这一负性电阻值的元件。此次采用的电路，在TMR元件为高电阻时作为负电阻发挥作用，在低电阻时作为普通电阻发挥作用。由于这种特性才能够以低于原来水平的电压读取电阻值。这样一来，在读取时便可控制磁化方向不发生反转，从而可以防止错误写入。

　　此次通过130nm级单层聚乙烯8层金属的CMOS工艺试制了测试芯片。TMR元件在第7层金属层和第8层金属层之间形成。在16Kbit的存储阵列中，形成了此次开发出来的电路。读取时间为8ns，写入时间为9/10ns。内存尺寸为3.25×1.7μm2。（记者：大石基之）

关键字：MRAM ISSCC 编辑：冀凯引用地址：可防止自旋注入式MRAM错误写入的读取方式

上一篇：分析师：iPad抢占Netbook的1~2成地盘
下一篇：三星：TSV移动DRAM和图形DRAM的进化极为重要

推荐阅读最新更新时间：2023-10-11 14:54

5nm缓存新技术——STT-MRAM

2018年5月29日，IMEC宣布制造了全球最小的SRAM芯片，面积缩小了24%，可适用于未来的5nm工艺。这是今年以来在5nm节点上缓存的最先进技术。需要指出的是，本设计设计虽然适用于5-nm SRAM，但不适合逻辑单元，因为该SRAM需要3个晶体管，才能提供单个FinFET的性能，显然面积比较大且能耗较高。图1、IMEC通过形成栅极制造SGT SRAM单元随着制程迈向5nm甚至3nm，半导体工艺复杂性剧增导致高密度SRAM在先进技术节点处的缩小变得更为有限。为减少面积和能耗，STT-MRAM已成为替代基于SRAM的最后一级高速缓存存储器的有希望的候选者。STT-MRAM器件的核心元件是磁隧道结，其中薄介电层

[嵌入式]

5nm缓存新技术——STT-<font color='red'>MRAM</font>

三星：TSV移动DRAM和图形DRAM的进化极为重要

　　2010年2月7日，也就是半导体电路技术国际会议“ISSCC 2010”演讲开始的前一天，以三维半导体技术为核心的技术论坛“Silicon 3D-Integration Technology and Systems”召开。其中备受关注的是韩国三星电子发表的“TSV Technology and its Application to DRAM”。三星电子从03年开始研发TSV（through silicon via），并探讨该产品在DRAM及闪存上的应用。　　三星表示，尤其是在移动DRAM及图形DRAM方面，TSV的重要性不断提高。在移动DRAM方面，09年前后导入了LPDDR2接口产品（单芯片的数据传输速度为3.2GB

[焦点新闻]

ISSCC 2014北京新闻发布会成功举行

2014年国际固态电路会议（ISSCC 2014）北京新闻发布会日前在北京清华大学成功召开。ISSCC（ International Solid-State Circuits Conference 国际固态电路会议）始于1953年，每年一届，是由IEEE固态电路协会（SSCS）主办的最著名的半导体集成电路国际学术会议。ISSCC也是世界上规模最大、水平最高的固态电路国际会议，历届都有遍及世界各地的数千名学术、产业界人士参加。各个时期国际上最尖端的固态电路技术通常首先在该会议上发表。第61届 ISSCC 会议（ISSCC 2014）将于2014年2月9日-13日在美国加州SAN FRA

[半导体设计/制造]

<font color='red'>ISSCC</font> 2014北京新闻发布会成功举行

联发科ISSCC论文入选创新高蔡明介将发表演讲

IC设计联发科(2454-TW)宣布，今年有 8 篇技术论文获「IEEE国际固态电路研讨会」(IEEE International Solid-State Circuits Conference，简称ISSCC)入选殊荣，此纪录不仅是台湾第一，更创半导体产业新高，董事长蔡明介也受邀将在2014年ISSCC年度论坛发表专题演讲。蔡明介此次ISSCC演讲专题是「云端 2.0：移动终端和通讯之趋势与挑战」，将专注未来云端2.0时代半导体及物联网技术的发展，蔡明介指出，IEEE国际固态电路研讨会是全球IC设计领域论文发表的最高指标，联发科积极投入创新技术研发，此次多篇论文的获选，代表着对推动半导体技术突破之肯定。联发科表示，过

[手机便携]

法国研究人员指明未来10年MRAM发展方向

演讲现场（点击放大）　　“继自旋注入磁化反转方式之后，利用电场来改变MRAM等的自旋方向的控制技术很有可能将成为主流。估计将在2015～2020年达到实用化”。法国基础电子学研究所（Institut d'Electronique Fondamentale）的D. Ravelosona出席了正于美国亚利桑那州斯科茨代尔举行的磁技术相关国际会议“56th MMM”的特邀演讲，并做了上述发言。演讲题目是“Toward ultra low power spintronics nanodevices with perpendicular anisotropy”。　　Ravelosona指出，纳米电子的发展重点在过去10年是“如何减小元

[手机便携]

ARM开发出时序错误检测技术“Razor”新版

　　英国ARM开发了新版可动态检测并校正逻辑电路时序错误的技术“Razor”，并已在具有ARM的ISA的CPU内核上采用。这是在2010年2月8 日开始举行的半导体相关国际会议“ISSCC 2010”上公布的（论文序号：15.6）。据称，功耗（主动功耗与漏电功耗合计）最大削减了52％。即使在功耗偏差方面，不采用Razor时，批量间偏差最大为37mW，而采用Razor后，则可控制在10mW范围内。该技术由ARM与美国密西根大学（University of Michigan）共同开发。　　ARM为削减CPU内核的功耗，此前就一直在开发Razor技术。一般情况下，普通的LSI设计为了不使工艺偏差、电源噪声（PI）及PLL的抖动等

[嵌入式]

基于magnum II测试系统的MRAM VDMR8M32测试技术研究

摘要: VDMR8M32是珠海欧比特公司自主研发的一种高速、大容量的TTL同步静态存储器( MRAM )，可利用其对大容量数据进行高速存取。本文首先介绍了该芯片的结构和原理，其次详细阐述了基于 magnum II 测试系统的测试技术研究，提出了采用magnum II测试系统的APG及其他模块实现对MRAM VDMR8M32进行电性测试及功能测试。其中功能测试包括全空间读写数据0测试，全空间读写数据1，以棋盘格方式进行全空间读写测试。另外，针对MRAM的关键时序参数，如TAVQV（地址有效到数据有效的时间）、TELQV（片选使能到数据有效的时间）、TGLQV（输出使能到输出数据有效的时间）等，使用测试系统为器件施加适当

[嵌入式]

基于magnum II测试系统的<font color='red'>MRAM</font> VDMR8M32测试技术研究

ISSCC 2012北京推介会在清华成功召开

2012年国际固态电路会议（ISSCC 2012）北京推介会日前在北京清华大学成功召开。ISSCC（ International Solid-State Circuits Conference 国际固态电路会议）始于1953年，每年一届，是由IEEE固态电路协会（SSCS）主办的最著名的半导体集成电路国际学术会议。ISSCC也是世界上规模最大、水平最高的固态电路国际会议，历届都有遍及世界各地的数千名学术、产业界人士参加。各个时期国际上最尖端的固态电路技术通常首先在该会议上发表。第59届 ISSCC 会议（ISSCC 2012）于2012年2月19日-23日在美国加州SAN FRANCISCO举行，详见 http://iss

[半导体设计/制造]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！