台积电将在32nm引入高k金属栅技术

最新更新时间:2008-04-28来源: 国际电子商情关键字:金属栅  工艺  方案  代工  服务  节点  技术  细节 手机看文章 扫描二维码
随时随地手机看文章

  台积电为了回应竞争对手,近日透露了更多关于32nm技术的细节,包括引入高k金属栅技术。上周,IBM及其联盟宣布在32nm节点将引入高k金属栅技术,并为客户提供代工服务。

  而全球最大的代工厂商台积电目前为止却始终保持低调。“我们将在32nm节点引入高k金属栅技术。”台积电总裁兼CEO Rick Tsai在2008技术论坛上作主题演讲时说道。

  台积电研发副总裁Jack Sun透露,台积电在32nm节点将提供多种可选择方案。对于32nm低功耗工艺,公司计划开发第三代“三栅氧技术”(triple-gate oxide technology)。而对于32nm高性能工艺,公司将为客户提供高k金属栅技术。

关键字:金属栅  工艺  方案  代工  服务  节点  技术  细节 编辑:汤宏琳 引用地址:https://news.eeworld.com.cn/news/packing/200804/article_20933.html

上一篇:Sun收购芯片设计厂商Montalvo系统
下一篇:医疗电子:何时才能真正“火”起来?

推荐阅读

高介电常数电介质/金属栅极的FA CMP技术
高介电常数栅电介质和金属栅极技术(以下简称HKMG)使摩尔定律在45/32纳米节点得以延续。目前的HKMG工艺有两种主流整合方案,分别是“先栅极”和“后栅极”。“后栅极”又称为可替换栅极(以下简称RMG),使用该工艺时高介电常数栅电介质无需经过高温步骤,所以VT偏移很小,芯片的可靠性更高。因此业界在制造高性能芯片时更倾向于选择RMG工艺。然而,RMG工艺流程涉及更多的工艺步骤,面临更多的工艺难关和设计限制。难关之一就是平坦度极难达标。   典型的RMG工艺流程依次包括(图1):临时多晶硅栅极结构的形成,第一层间电介质(ILD0)氧化硅的沉积,ILD0化学机械研磨直至临时多晶硅栅极完全曝露,刻蚀去除多晶硅栅极,功函数材料的淀积
发表于 2013-05-27
高介电常数<font color='red'>栅</font>电介质/<font color='red'>金属</font>栅极的FA CMP技术
IR 推出采用焊前金属的汽车级绝缘双极晶体管
      国际整流器公司 (International Rectifier,简称IR) 推出采用焊前金属 (Solderable Front Metal,SFM) 的 1200V 绝缘栅双极晶体管 (IGBT) AUIRG7CH80K6B-M,适用于电动汽车 (EV) 、混合电动汽车 (HEV) 和中功率驱动器中的高电流、高电压汽车逆变器模块。       AUIRG7CH80K6B-M 采用了 IR 的最新一代场截止沟槽技术,大幅度降低了传导和开关损耗。此外,这款新器件的焊前金属可实现双面冷却,提高了散热性能,去除了焊线,从而达到了更高的可靠性。       IR 亚洲区销售副总裁潘大伟表示:“一直以来,焊线都是汽车逆变器
发表于 2009-11-18
IR 推出采用焊前<font color='red'>金属</font>的汽车级绝缘<font color='red'>栅</font>双极晶体管
IBM集团推出28nm工艺技术 采用高k金属
      尽管IC市场低迷,但硅代工市场正在回暖,IBM的“晶圆厂俱乐部(fab club)”近日正式推出基于高k金属栅的28nm工艺。       该28nm技术正在认证中,是由IBM合作平台的成员联合开发,包括IBM、特许、GlobalFoundries、英飞凌、三星和意法。       据悉,倍受期待的28nm工艺可从现有的32nm工艺无缝转移。该集团的32nm技术在去年发布,基于面向低功耗等应用的“栅优先(gate-first)”高k和金属栅技术。  
发表于 2009-04-20
NVIDIA下一代Hopper架构曝光!采用5nm工艺 晶体管超1400亿
据媒体报道,NVIDIA下一代主要面向高性能计算、人工智能等Hopper架构,将会采用5nm工艺制程,晶体管多达1400亿个,面积核心达到了900平方毫米,是有史以来最大的GPU。  作为参考,NVIDIA自家旗舰Ampere架构的A100为542亿个晶体管(每平方毫米约为6560万个晶体管),AMD阵营中采用Aldebaran架构的Instinct MI200系列为582亿个晶体管(每平方米约为7360万个晶体管),GH100是它们的2.5倍左右。Hopper架构的GH100在5nm的加持下,能够在单芯片封装下轻松做到每平方毫米1.5亿个晶体管。  不过这一说法遭到了存疑,因为当前EUV光罩的限制为858平方毫米,而GH100
发表于 2022-02-10
NVIDIA下一代Hopper架构曝光!采用5nm<font color='red'>工艺</font> 晶体管超1400亿
Intrinsic联合Imec开发新型忆阻器,采用CMOS工艺
Intrinsic表示,它已成功扩展其基于氧化硅的电阻随机存储器 (RRAM),并展示了电气性能特性,使其能够在先进处理节点的逻辑器件中用作高性能、低成本、嵌入式、非易失性存储器。Intrinsic 与其在比利时的合作伙伴 imec 一起,将 RRAM 器件的尺寸缩小到 50 nm,该公司表示,这些器件已展示出出色的开关行为,这是它们用作下一代非易失性固态存储器的关键。这些器件在物理尺寸(缩放)和电气性能特性方面都与半导体行业使用的先进半导体制造工艺节点兼容,使其适用于边缘人工智能和物联网应用。Intrinsic 首席执行官 Mark Dickinson 表示:“我们很高兴达到了这一关键里程碑,证实了我们的理论分析,即这些设备
发表于 2022-02-07
Tower与瞻博网络合作开发并开放硅光子代工工艺
晶圆代工厂 Tower Semiconductor 的光子学平台支持电信和数据中心以及人工智能和LiDAR等不同光电子开发。以色列的代工厂 Tower正在提供世界上第一个开放式硅光子 (SiPho) 代工工艺,其中集成了 III-V 激光器、放大器、调制器和探测器。该平台是铜网络巨头瞻博网络合作开发,用于数据中心和电信网络的光连接,以及人工智能 (AI)、LiDAR和其他无人驾驶汽车传感器中的新兴应用。该平台将 III-V 激光器、半导体光放大器 (SOA)、电吸收调制器 (EAM) 和光电探测器与硅光子器件共同集成在一个芯片上。这可实现更小、更多通道数和更节能的光学架构和解决方案。代工工艺的可用性将使广泛的产品开发人员能够
发表于 2022-01-28
小广播
换一换 更多 相关热搜器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 数字电视 安防电子 医疗电子 物联网

词云: 1 2 3 4 5 6 7 8 9 10

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved