二进制半导体公布车规级RISC-V MCU伏羲2360-电子工程世界

日前，在第二届滴水湖RISC-V论坛上，武汉二进制半导体有限公司副总经理蔡敏介绍了公司自3月成立的接近一年时间内的成绩，以及其车规级MCU的发展路线。

二进制半导体由中国信科和东风汽车联合创立，以RISC-V为契机，进入汽车芯片市场，包括车规MCU，以太网交换以及Phy等芯片。

蔡敏表示，目前汽车芯片市场存在五个困难，分别为标准体系不健全、技术研发能力不足、车规工艺缺乏积累、关键产品缺乏应用以及生态建设严重不足。而二进制公司这种成立方式，则有效的打通了各环节的壁垒。

伏羲2360是二进制首款车规级MCU，目标应用为汽车发动机、变速箱、三电控制、ADAS、整车控制等领域。该芯片采用32bit RISC-V 多核异构CPU，支持双核锁步，N900双核。主频时钟不低于300MHz，支持双核锁步，32 KB ICACHE，64 KB DCACHE，128KB ILM，128 KB DLM，支持ECC。同时整个设计流程满足ISO26262车规流程认证。

伏羲2360是目前国内技术较为领先的一颗芯片，其主要有特点包括：功能安全、安全加密、高存储容量、高可靠性、高性能处理以及低功耗。

蔡敏特别强调了二进制在车规级自主可控方面的研究成果，包括全自主可控的RISC-V内核、自研高性能硬件安全模块（HSM）以及自研高性能时钟管理单元（CTE），从而确保产品满足车规级安全和高性能等特点。

蔡敏还提到，车规级芯片从研发到真正商用需要有很长的认证过程，为了构建起完整的汽车芯片生态系统，二进制和主机厂、Tier1、芯片IP及设计服务合作伙伴、华中科技大学和中国汽车研究中心等产业链各环节合作，以便产品得以顺利应用。

关键字：RISC-V 引用地址：二进制半导体公布车规级RISC-V MCU伏羲2360

上一篇：多项优化本田新一代驾驶辅助系统发布
下一篇：详解特斯拉最新域控电脑硬件

推荐阅读最新更新时间：2024-11-11 11:08

SiFive与UltraSoC结盟通过DesignShare产业生态加速RISC-V开发

电子网消息，首家客制化、开源嵌入式半导体产品无晶圆厂模式提供商SiFive日前宣布：UltraSoC将为基于RISC-V开源处理器规范的SiFive Freedom平台提供调试与追踪技术，此举将是DesignShare计划的一部分。UltraSoC的嵌入式分析半导体知识产权（IP）将通过最近发布的SiFive DesignShare生态系统对外提供，该生态系统为任何公司、发明人和创客都提供了驾驭客制化芯片动力的能力。UltraSoC的调试与追踪功能将支持Freedom平台的用户去广泛对接其设计中所用到的各种工具与接口。 DesignShare概念支撑了一整套应用，诸如SiFive、UltraSoC这样的公司及其他生态系统伙伴已

[半导体设计/制造]

利用GreenWaves的RISC-V打造纳米无人机大脑

日前，某研究团队发表了一篇论文，展示了一种并行超低功耗（PULP）处理器和卷积神经网络（CNN），可以赋予现成的Crazyflie 2.1纳米无人机实现顶级自主导航能力 ——尽管体积和重量都很小。 “人工智能驱动的袖珍型空气机器人有可能彻底改变物联网生态系统，充当自主、不显眼和无处不在的智能传感器。该团队在论文摘要中声称。凭借几平方厘米的外形尺寸，纳米大小的无人驾驶飞行器（UAV）是室内人机交互任务的天然适配，我们在工作中解决的姿态估计问题也是天然适配。然而，由于纳米UAV有限的有效载荷和计算能力，使机载大脑只能使用100mW以下的微控制器。我们的处理器在新型并行超低功耗（PULP）架构范式和深度神经网络（DNN

[物联网]

利用GreenWaves的<font color='red'>RISC-V</font>打造纳米无人机大脑

聚焦RISC-V，关注发展最新动向

中国近年来积极发展半导体产业，其中又以RISC-V近年来成长动能强劲，布局RISC-V架构已久的32/64位嵌入式CPU核心供货商晶心科技(Andes Technology)，将于3月19、21日分别在上海及深圳举办「RISC-V CON」，除了介绍晶心AndeStar™ V5高效能处理器核心25系列的新产品及最新小面积的22系列，还邀请到RISC-V基金会中国顾问委员会主席方之熙博士及中国开放指令生态（RISC-V）联盟秘书长暨中科院计算所研究员包云岗博士，分享中国RISC-V的最新发展动向。精简、可模块化、可扩充的RISC-V正以惊人的速度袭卷全球。目前RISC-V基金会成员已超过200, 包含国际知名的系统公司、半导体

[物联网]

聚焦<font color='red'>RISC-V</font>，关注发展最新动向

SiFive携全新产品和商业模式让RISC-V触手可及

中国，上海 – 2017年5月8日 – 由免费开源RISC-V指令集架构发明者创建的企业SiFive于今日在上海参加RISC-V基金会主办，NVIDIA和上海交通大学联合承办的第六届RISC-V技术研讨会，首次在中国与到会的200余名国内外顶尖学者和企业共同分享RISC-V指令集和其相关前景应用。作为首家基于免费开源RISC-V指令集架构的定制半导体公司，SiFive还在研讨会上分享了公司的最新进展 – SiFive即将推出目前访问RISC-V内核最快捷也最简单的方式 – Coreplex IP产品。随着RISC-V生态系统的快速发展，SiFive Coreplex IP设计已成为RISC-V内核的实际领导者，拥有比任何其他RIS

[半导体设计/制造]

兆易创新联手IAR Systems发布全新RISC-V解决方案

日前，IAR Systems®，面向未来的嵌入式开发软件工具与服务供应商，宣布与兆易创新，业界领先的Flash和MCU供应商达成合作伙伴关系，并为兆易创新基于RISC-V内核的MCU产品提供性能强大的开发工具。 IAR Systems推出的C/C ++编译器和调试器工具链IAR Embedded Workbench®，具备了领先的代码性能（包括容量和速度），以及完全集成的调试器（包括模拟器和硬件调试支持）等广泛调试功能。自1983年以来，IAR Systems的解决方案为超过一百万套嵌入式应用提供了开发质量、可靠性和效率的保障。IAR Systems久负盛名的支持和服务体系也提

[嵌入式]

兆易创新联手IAR Systems发布全新<font color='red'>RISC-V</font>解决方案

CHIPS Alliance宣布将RISC-V SweRV内核引入开源社区

芯片联盟（CHIPS Alliance）宣布对RISC-V SweRV Core EH2和SweRV Core EL2进行加强，后者是由Western Digital为开源社区开发的内核。自今年早些时候引入该内核以来，CHIPS Alliance一直与其社区合作，通过透明和严格的过程来验证内核，并纳入各种新的更新。 SweRV核心EH2是世界上第一款双线程商用嵌入式RISC-V核心，专为支持数据密集型edge、AI和IoT应用的嵌入式设备而设计。 SweRV核心EL2是一个超小型，超低功耗RISC-V核心优化应用，如状态机定序器和波形发生器。新更新的内核现在可以免费提供给每个人，CHIPS Alliance将于

[嵌入式]

Codasip 700系列正式问世，赋能定制计算！

如今，利用新的方法来创造差异化的产品是当今技术创新者们所追求的目标。当半导体扩展规律已经显示出极限时，我们该如何满足对更高计算性能的需求？办法只有一个：为特定需求定制计算。具体来说满足定制计算需要具备架构优化、应用剖析、硬件/软件协同优化，以及建立在强大设计基础上的领域专用加速等要素。这些要素加上尽可能简洁的设计流程以提高效率，并缩短上市时间，同时可以让客户掌握自主权并保持灵活性。用于定制计算的下一代 RISC-V处理器 - Codasip全新700系列 Codasip的全新700系列是一个可配置且可定制的RISC-V基准处理器系列，可实现无限创新。700系列是对Codasip广受欢迎的嵌入式内核的补充，它提供了一个

[半导体设计/制造]

Codasip推出Bk7 64位 RISC-V内核

Codasip宣布Bk7正式发布。据该公司称，Bk7是迄今为止RISC-V处理器IP的Codasip系列中最先进，其构建考虑了特定领域及定制的优化。 Bk7非常适合大多数现代应用，从安全到实时AI处理，尤其是在需要嵌入式Linux的地方。 Codasip Bk7是一个64位处理器内核，具有一个顺序7级流水线，完全符合RV64IMAFDC指令集体系结构（ISA）。与所有Codasip Bk核心一样，开放的RISC-V标准可以随意配置和扩展核心，以满足客户特定领域的需求。基于RISC-V的处理器可以进行定制，但这种可定制性对芯片制造商在上市时间方面提出了挑战。用于设计Bk7的CodasipStudio工具集通过自动化所有

[半导体设计/制造]

热门资源推荐
热门放大器推荐

小广播