基于SoC的实时信号处理系统中存储系统的容错设计

发布者:WhisperingRain最新更新时间:2009-10-20 来源: 计算机应用研究关键字:SoC  EDAC  DDR存储系统  实时信号处理系统 手机看文章 扫描二维码
随时随地手机看文章

  在现代信息社会中,嵌入式系统由于其灵活性及方便性得到了越来越广泛的使用。采用SoC技术可以将整个系统集成到单个芯片之中,其具有体积小、重量轻、功耗小、IP复用等优点。SoC技术目前正成为嵌入式实时系统发展的一个趋势,得到越来越广泛的应用。

  系统的纠错和容错能力具有十分重要的意义。这里的容错是指当部分存储器件损坏无法工作时,系统可以有效地利用冗余器件,通过硬件检测或软件指令配置,使存储系统能够继续正常工作。纠错是指当读写数据中出现一位或多位数据出错时,系统自动计算出正确数据的机制,通常情况下,是通过被动硬件冗余防止故障造成差错。常用的方法有三模冗余(TMR)、N模冗余、表决技术等。但此类方法所需附加硬件多,花费代价非常昂贵,同时造成功耗、重量及体积增大很多。当系统发生故障时,通过对整个系统进行替换来保证整个存储系统的可靠性;另一方面,此类方法由于欠缺灵活性,如果多个冗余部分同一位置上的芯片都发生故障,则整个系统仍然无法使用,备份效率也不是很高。

  本文针对潜入式实时数字信号处理系统的特点,重新组织DDR存储颗粒的结构,添加冗余颗粒和相关寄存器,改写控制IP,设计了一种新的具有容错纠错自适应功能的二级冗余存储体系结构。它仅需增加少量的冗余器件就可以容忍系统中较多数目的器件故障。在系统没有故障的情况下,存储颗粒可以采用海明码等EDAC码进行纠错;当系统中部分器件出现故障时,系统可以通过软件配置或硬件自动检测,自动利用冗余模块进行容错;当故障进一步增多时,可以适当降低系统的纠错能力,若错误过多,还可以将原先用于纠错的颗粒改为用于容错,使系统能够继续正常地工作。通过数学模型的量化分析,新的存储系统容错方案可以有效地提高存储系统的可靠性。

  存储系统容错方案系统结构

  容错存储系统工作流程

  冗余存储颗粒排放方式采用二级冗余的组织形式,整个存储系统容错方案的工作流程如图1所示。

  该容错方案具有以下几个特点:

  (1)可变的纠错能力。系统支持海明码或CRC等EDAC码,并且当系统出现部分不可逆转故障时,可以自动降低纠错能力。比如,原先系统可以支持每16bit纠1bit错的能力,当存储颗粒出现部分错误时,可以降低为每32bit纠1bit错。

  (2)系统自检和容错系统自修复。当系统出现不可逆转故障时,系统可以通过简单的软件命令实现系统错误自检,并自动利用冗余模块启动容错功能,使系统仍然保持正常工作。

  (3)纠错能力与容错能力之间的转换。当系统故障的模块过多,冗余模块已经不能保证系统的正常工作,则系统可以自动将部分原先用于纠错的存储颗粒改为用于容错功能。这时,系统的纠错能力会下降或被放弃,但至少能保证系统继续基本正常的工作。

  (4)采用行列二级冗余形式,首先利用冗余的行冗余进行纠错,行冗余消耗完毕再利用列冗余进行纠错。

  容错存储系统的硬件支持

  具有容错纠错能力的存储系统的结构图如图2所示。存储系统的容错方案和不考虑容错的存储系统相比,需要在原有模块的基础上进行修改并增加一些设计。主要包含以下几个方面:

  (1)增加存储颗粒。为了实现存储系统的容错和纠错能力,增加一定数量的存储颗粒是必须的。在存储颗粒阵列中增加冗余的行列按照行列的二级冗余存储形式组织。为了适应SoC实时信号处理系统的特点,需要对存储系统颗粒阵列的信号连线进行有针对性的修改,从而使系统能通过软件配置或硬件自检来实现纠错或容错,并有效地支持包含纠错容错转换的总体方案。

  (2)在寄存器堆中为容错系统分配一定的寄存器地址空间。这些寄存器地址空间由多个部分组成,主要包括系统工作状态寄存器,记录系统各个存储期间的状态;系统纠错方案配置寄存器,配置系统可以采用的纠错方式和纠错能力。

  (3)增加纠错码编码解码模块具有容错功能的地址生成。纠错码可以采用多种方式,如海明码、CRC码等。具有容错功能的地址生成模块使系统可以根据容错寄存器的内容,重新生成数据的写入地址和读出地址。

  (4)增加自测逻辑生成模块。当软件命令配置了寄存器开始进行自检时,自测逻辑不再处理总线上接收的命令,自动生成测试用代码和地址进行写读检测,使系统可以根据对存储颗粒的工作状态进行有效的分析,并且当发现硬件故障时,就修改寄存器空间中的相关寄存器,以便系统自动启动纠错和容错功能。

  (5)修改地址变换和数据重组功能模块。修改后的数据重组需要依据寄存器空间中的故障情况对数据进行重新组织,以便达到容错和纠错的功能。

  冗余存储颗粒的组织

  为了实现存储系统的容错,在存储颗粒阵列中采用行列二级冗余组织模式。但是根据SoC系统的特点,需要对存储系统颗粒阵列的信号连线进行有针对性的修改,从而使系统能通过软件配置或硬件自检来实现纠错或容错,并有效地支持包含纠错容错转换的总体方案。设计具有纠错容错功能的存储系统主要需要考虑以下几个方面:①系统的纠错能力。②系统的容错能力。由于存储系统受到辐射的影响,可能会发生不可逆转的硬件错误,这时候可以启动系统中的冗余模块来实现容错功能。容错系统正常工作的概率是系统容错能力的衡量标准。③冗余存储颗粒的数目。加入冗余颗粒是实现容错存储系统的必要条件,但是冗余颗粒的位置、连接方式和控制策略等方面都会影响整体的容错能力,用尽量少的冗余存储颗粒实现尽量强的容错功能是系统的设计目标。④需要增加的管脚数目。存储颗粒的数目以及存储颗粒的组织方式都会影响实时信号处理系统需要外连的管脚数目。

  在综合考虑了以上四个方面以后,形成了具有容错纠错的存储系统中颗粒的排放方式。在原系统中,共有16片512Mbit的存储颗粒,组织方式如图3所示。

  在容错颗粒组织方式中,冗余存储模块的基本排放采用的是行列二级冗余模式。为了适应实时信号处理器的特点,新方案对存储系统颗粒阵列的信号连线进行了有针对性的修改,从而使系统能通过软件配置或硬件自检来实现纠错或容错,并有效地支持了包含纠错容错转换的总体方案。设在系统中增加i排j列存储颗粒,则用Mem(i,j)表示此时的容错存储系统。信号线所需要的改动包括如下几个部分:

  (1)每列的颗粒。需要新的8bit数据线,新的地址线低2bit,每列增加一根DQS信号线。

  (2)每排增加的颗粒。数据和地址与已有的每排颗粒复用,每排增加一根CS片选信号。

  (3)除CS之外,所有颗粒共用所有控制信号。存储系统增加冗余存储颗粒后,存储颗粒、信号连线和所占管脚都需要相应地增加。Mem(i,j)存储系统中关于颗粒需要增加的资源包括:①共需要8i+2j+ij个冗余颗粒。②共需增加i根CS信号,j根DQS信号,2j根低位地址信号,8j根数据信号。这样对于实时信号处理器,共需增加管脚数为i+11j,Mem(i,j)存储系统所具有的容错能力以及Mem(i,j)的选择将在第4节进行详细讨论。

  逻辑设计对容错的支持

  为了实现纠错容错方案,必须在逻辑设计上作出相应的改动,主要包括:①为容错系统分配一定的寄存器地址空间。②增加纠错码生成、纠错码解码模块,具有容错功能的地址生成。③增加自测逻辑生成模块。④修改地址变换和数据重组功能模块。

  容错系统的相关寄存器

  为了实现整个存储系统的容错和纠错,需要在寄存器堆中为容错系统分配一定的寄存器地址空间。这些寄存器地址空间由多个部分组成,主要包括:系统工作状态寄存器,记录系统各个存储期间的状态;系统纠错方案配置寄存器,配置系统可以采用的纠错方式和纠错能力。相关寄存器的功能定义如表1所示(以Mem(i,j)为例)。

  数据重组和地址重新生成

  该纠错容错逻辑采用了多种方法进行容错,主要包括采用行冗余模块实现容错、降低纠错能力进行容错、将用于纠错的模块用于容错等。当自检模块发现存储颗粒出现故障时,将Mem_state寄存器的相应位置为1。而存储系统的数据组合以及地址生成都是与Mem_state寄存器相关的可配置逻辑。

  (1)采用行冗余模块实现容错。当自测逻辑发现某个颗粒出现故障时,首先选择采用行冗余模块进行容错的方法。CS片选信号可以看作地址信号的一部分,当寄存器Mem_state中存在一位为1,则出现故障的颗粒所在的存储颗粒行就会被关闭(拉高CS信号),同时打开冗余行(拉低CS信号),其他信号不变。

  (2)将用于纠错的模块用于容错。当自测逻辑发现某个颗粒出现故障且所有的冗余行都已经启用,可以适当将纠错的模块用于容错。这时需要在地址方面和数据重组方面都进行一定的改动,主要包括:①在故障颗粒所在的行内,故障颗粒的地址和数据都被转发到空闲颗粒。②所有的数据线依然直接与控制器模块相连,但在模块内部,数据重组逻辑自动将冗余颗粒的数据通路重组到故障颗粒的数据通路上来。③纠错码编解码逻辑自动调整编解码方案。根据相关寄存器的值,纠错码的编解码逻辑自动降低纠错能力,数据重组逻辑也自动定向纠错码的数据通路。图4为数据重组示意图。

  系统纠错容错能力分析

  假设各个DDR颗粒之间发生错误的概率是互相独立的,设每个颗粒发生错误的概率恒定为λ,则每个DDR颗粒的可靠性符合泊松分布,其可靠性为Rm=e-λt。在Mem(i,j)系统中,每行的可靠性为

  整个系统的可靠性为

  重构前后系统可靠性的变化如图5所示。

  由此,可以根据故障概率λ计算出系统的整体可靠性Rsystem,根据系统要求的可靠性可以反向计算出所需要的i,j,从而构建出完整的Mem(i,j)容错存储系统。

  结论

  针对SoC实时数字信号处理系统的特点,设计了一种新的具有自适应容错纠错能力的二级冗余存储体系结构。详细论述了系统在存储颗粒组织排列和信号连接方面对于纠错容错能力的支持、系统在逻辑设计上对纠错容错能力的支持等。新的存储系统容错方案可以有效地提高存储系统的可靠性,下一步的工作将集中在整个系统的低功耗优化方面。

关键字:SoC  EDAC  DDR存储系统  实时信号处理系统 引用地址:基于SoC的实时信号处理系统中存储系统的容错设计

上一篇:ARM与赛灵思合作,再次进军FPGA
下一篇:DSP编程过程中的几个关键问题的研究

推荐阅读最新更新时间:2024-05-02 20:53

CEVA宣布使用VoIP平台 实现VoIP SoC解决方案
全球领先的硅知识产权(SIP)平台解决方案和数字信号处理器(DSP)内核授权厂商CEVA公司宣布,业界领先的互联网基础架构半导体解决方案供应商PMC Sierra公司已获授权,在其针对光纤到户应用的下一代系统级芯片(SoC)中使用 CEVA-VoP™ VoIP平台。CEVA-VoP是一款基于CEVA-TeakLite-II DSP的完整硬件加软件VoIP 解决方案,专为集成了网络和VoP功能的 SoC应用而设计。 CEVA-VoP 平台建构于已广获采用、且完全可编程的CEVA-TeakLite-II 低成本 DSP引擎,以及带有高速缓存、外设和系统接口的Xpert-TeakLite-II集成子系统之上,能够在单一内核上同
[网络通信]
SOC总线即插即用的实现
引言   SOC设计的快速发展是以IP核复用为基础的。IP核的复用极大地提高了SoC系统设计的开发效率,SoC 片上总线的选择是IP核间集成与互连的关键技术之一。SoC片上总线的多样性对IP核的封装规范提出了要求。标准的IP核封装规范有助于提高IP核的复用甚至实现核的即插即用。基于提高IP核复用以及即插即用目的,OCP-IP组织提出了OCP-IP标准。      1 OCP-lP标准介绍     1.1 OCP协议   OCP(Open Core Protoco1)标准是OCP-IP组织制定的一种以提高IP核的复用及实现IP核的即插即用为目的的IP核标准。SoC芯片设计不再是门级的设计,而是IP核复用及其接
[工业控制]
英特尔CEO:信不信?中国厂商将很快放弃ARM技术
英特尔CEO科再奇(Brian Krzanich)预计,中国的半导体合作伙伴将在未来几年内放弃ARM技术而转用英特尔的架构。目前,ARM技术被广泛应用于智能手机和平板电脑产品。 今年,英特尔已经与瑞芯微电子和展讯通信签订了合作协议,后者将利用英特尔技术为瞄准中国快速增长的消费者市场的廉价智能手机和平板电脑开发芯片。 展讯通信和瑞芯微电子专营易用性很高的总控智能手机和平板电脑平台。它们在设计芯片时通常使用的是英国ARM Holdings授权的技术。ARM是英特尔最主要的竞争对手。 虽然中国芯片厂商与英特尔签订的协议并未禁止它们继续开发基于ARM架构的芯片,但是科再奇相信,在过两三年,它们将只使用英特尔的架构。  
[单片机]
DSP+FPGA实时信号处理系统
    摘要:简要叙述了常用的信号处理系统的类型与处理机结构,介绍了正逐步得到广泛应用的DSP+FPGA处理机结构,在此基础上提出了一种实时信号处理的线性流水阵列,并举例说明了该结构的具体实现,最后分析说明了此结构的优越性。     关键词:实时信号处理 处理机结构 线性流水阵列     实时信号处理系统要求必须具有处理大数据量的能力,以保证系统的实时性;其次对系统的体积、功耗、稳定性等也有较严格的要求。实时信号处理算法中经常用到对图象的求和、求差运算,二维梯度运算,图象分割及区域特征提取等不同层次、不同种类的处理。其中有的运算本身结构比较简单,但是数据量大,计算速度要求高;有些处理对速度并没
[半导体设计/制造]
小蜂窝、大功用:德州仪器推出业界最完整小型蜂窝基站解决方案2011-06-24
    日前,德州仪器 (TI) 宣布面向城域基站、微微蜂窝基站以及企业级基站开发人员推出业界最全面的片上系统 (SoC) TMS320TCI6612 与 TMS320TCI6614。TI 最新小型蜂窝 SoC 提供生产就绪型软件支持,是小型蜂窝产品性能最高的器件。上述可扩展型 SoC 建立在 TI 创新型 KeyStone 多核架构基础之上,采用多种处理元件,包括无线电加速器、网络与安全协处理器、组合型定点与浮点数字信号处理器 (DSP) 以及 ARM® RISC 处理器,可为高性能小型蜂窝基站的 1、2、3 层及传输处理提供理想的基础组件。      Ubiquisys 首席执行官 Chris Gilbert 指出:“智能小型蜂
[嵌入式]
第二代多处理器SoC,实现最佳低成本电源解决方案
随着SoC器件尺寸越来越小,功能越来越多,其电源部分设计的也越来越细化。Zynq UltraScale+ MPSoC是Xilinx推出的第二代多处理器SoC,在上一代Zynq 7000的基础上做了全面的升级,比如multi-domain,multi-island电源管理系统、高密度片上UltraRAM静态存储器、单通道速率高达32Gbps的高速收发器、集成100GbE、PCIe Gen4、150Gbps Interlaken等I/O控制器以及更丰富的可编程逻辑资源,在加密、安全和电源管理方面都得到了明显的改进。 图1:Xilinx Zynq UltraScale+ MPSoC系统框图 Xilinx Zynq UltraSca
[电源管理]
x86构架的SoC及STPC的一种应用
摘要:讲述x86构架的SoC的发展及近况,并描述一种基于STPC-Industrial芯片的网络终端设备的设计与实现。这种网络终端设备具有体积小、结构简单、功能强、软件适应性强的特点。 关键词:SoC STPC DoC 新世纪电子工程师们面临的一个重要课题就是如何面对国民经济和社会生活的信息化挑战。以网络通信、软件和微电子为主要标志的信息产业的飞速发展,既为我们提供了一个前所未有的发展机遇,也营造了一个难得的市场与产业环境。随着电子工业中深亚微米、超深亚微米技术的突破,以往电子工程师们擅长的电路设备正在一步步被IC设计所取代。也正是由于这种小型化的趋势,使得SoC(System on Chip)成为超大规模集成电路(VLSI
[嵌入式]
BeagleBoard宣布推出采用TI 4 TOPS算力SoC的开源硬件BeagleY-AI
BeagleBoard.org基金会日前宣布推出BeagleY-AI,BeagleY-AI 的大小与名片相当,但它是开源硬件,且无需风扇即可正常运行,AI算力达4 TOPS,适合执行深度学习算法。 工业级设计 BeagleY-AI 内部采用了适用性强且经过工业验证的TI(德州仪器) AM67A SoC。该SoC包含4核 1.4GHz 64位Arm Cortex-A53,以及双路C7x DSP,具有4TOPS MMA算力,另外还有用于I/O和控制的Cortex-R5子系统,以及包括GPU、视频加速单元等,支持PCIe 3.0、USB 3.1以及千兆以太网。 板载内存为4GB LPDDR4,EEPROM,并有microSD
[嵌入式]
BeagleBoard宣布推出采用TI 4 TOPS算力<font color='red'>SoC</font>的开源硬件BeagleY-AI
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved