基于CPLD的USB总线的隔离接口实现

发布者:范隆最新更新时间:2011-07-01 关键字:CPLD  USB总线  隔离接口 手机看文章 扫描二维码
随时随地手机看文章

1 引言   

大容量数据的高速传输是存储技术的研究的热点技术,而在工业环境的数据传输中抗干扰技术以及医疗设备对人身的安全也是目前研究的热门课题,USB(Universal Serial Bus)是 “通用串行总线”。它是一种应用在 PC领域的接口技术。其主要优点是:可以热插拔、携带方便、标准统一,因而得到了广泛的应用。 USB用于测试与测量应用的优势很多,使用 USB接口的设备也与日俱增,例如数码相机、扫描仪、图像设备、医疗设备、打印机等等。在工业环境自动化程度较高的现场,医疗设备对人体信息的提取和诊断,大量信息数据的获取与存储往往应用快速的 USB接口来实现,而目前的 USB接口对工业干扰非常敏感,在医疗上对人身安全存在隐患,USB的隔离应用是基于 PC平台的医疗设备和具有很大地电位差的工业应用。本文提出基于 CPLD的 USB隔离技术,实现了 USB总线的可靠安全通信,在工业现场和医疗设备通信接口中发挥着重要作用。

2 系统硬件构成及工作原理   

全速(12Mbps) USB连接的光隔离,12Mbps的速度可满足一般数据传输的带宽要求,设计中使用廉价耦合器,支持足够的数据传输速率。 USB连接器包含四条线:2条用于电源供电(VBUS和 GND),2条用于 USB数据传输(D+和 D-)。VBUS提供 5V电源,电流可达 500mA。D+和 D-为双向信号线,信号传输速率为 12Mbps (每位 83ns)。D+和 D-信号电平为 3.3V。图 1所示隔离 USB接口组成框图,系统主要由 USB收发器 SP5301、光藕电路、主控芯片 CPLD、USB四口 HUB电路 TUSB2046B、电源隔离五部分构成。

隔离系统的工作原理:差分信号是以半双工的形式实现的,就是说,数据线的任何一部分都可以传送和接收数据,但是在任意时刻只能进行发送或者只能进行接收,两者不能同时进行。半双工实现要求驱动器在不传送数据时进入高阻抗状态。基于此原理,利用 CPLD的控制能力,使其处于上下游的接收状态,一旦检测到一方有信息包到来,立即进行隔离通路的切换,完成信号隔离通过,且保证信号的完整性。

工作过程:外电源接口上电,通过稳压电路提供 5V、3V电压,分别给 CPLD的 I/O口, CPLD核、下游藕合电路、 USB收发器、四口 HUB电路提供电源。CPLD完成复位后,产生控制光耦信号,使上游口上电(由上位机 USB接口提供,节省上位机电源)。 CPLD处于上下游接收状态,当上游差分信号到达 USB收发器后,收发器将差分信号转换为 VP、VM、 RESO三个信号,经光电耦合电路后进入 CPLD检测、处理、切换,再经下游 USB收发器转换为差分信号,送入四口 HUB电路解析处理。反之亦然。

系统的软件设计与实现   

CPLD是整个系统的控制核心,软件的设计好坏关系到整个系统的稳定性和可靠性。CPLD采用 XILINX公司的 XC95144XL,具有集成度高、可靠性好及工作速度快等优点,开发软件功能强大、灵活易用、升级方便。考虑到 USB信号速度高,要求切换快,便于升级,功耗低,综合各种因素选用该芯片。CPLD的主要功能是: 1)对 50MHZ的时钟信号进行分频,产生系统所需的各种时钟信号;2)为电源的上电顺序提供监测和控制信号; 3)实时判断信息包并及时为 USB收发器提供转换控制信号;4)为 TUSB2046B提供复位信号,监测四口 HUB的 Suspend信号并产生复位信号为上游设备; CPLD控制逻辑状态转换图如图 2所示,系统上电后,CPLD初始化,并为 TUSB2046B产生足够的复位信号,使其正常稳定工作,然后使自己处于上下游接收状态,若上游有信息包,则立即转换下游处于发送状态,让包信号完全通过,包结束时,又回到上下游接收状态。若下游有信息包时,按上述方法上传。

设计实现应用 XILINX公司的集成开发环境 ISE6.3,用 VHDL语言进行描述,采用自顶向下的方法进行设计。考虑到系统的对称性,在此仅画出下游的控制逻辑关系,图 3所示为下游监测与控制的逻辑关系框图,上游没有 down_suspend监测和复位产生电路,其它完全一致。

4 仿真结果   

该 USB隔离系统通过 ModelsimXE5.7C进行了波形仿真,仿真波形如图 4所示。从波形上可看出:上下游信息包信号都能完整地通过,所需的控制信号及复位信号满足理论设计要求,验证了工作原理的正确性。

5 结论   

本设计的主要创新点在于 USB总线的协议的复杂性和快速性为设计实现必须面对许多的挑战,能在分析协议的基础上利用 CPLD解决了 USB总线隔离的问题,巧妙的检测信息包起始、快切换和包结束的难题,克服了传输信息包结束慢上拉与过渡,保证系统的完整性。在各种不同传输信号中,采用各自不同的处理方式,不影响传输线的指标和参数,使系统稳定可靠,该设计在实际的医疗设备对人体测试中达到了预期的效果。实验结果也证明,在后序的网络信息安全的具有生物特征识别功能的 USB研究中提供重要的指导意义。

关键字:CPLD  USB总线  隔离接口 引用地址:基于CPLD的USB总线的隔离接口实现

上一篇:基于CAN总线的数据采集人机界面设计
下一篇:使用普通I/O口实现电容触摸感应方案

推荐阅读最新更新时间:2024-05-02 21:27

基于CPLD的PLC背板总线协议接口芯片设计
  可编程逻辑控制器(PLC)主机是通过背板总线支持扩展模块的连接, 背板总线是PLC 主机同I/O扩展模块之间的高速数据通路,支持主机和扩展模块之间的I/O 数据刷新。背板总线的技术水平决定了PLC 产品的I/O 扩展能力,是PLC 设计制造的核心技术。目前,PLC 大多采用串行通信技术实现背板总线,串行总线引线少、硬件成本低,跟并行总线相比不容易受干扰,串行总线可以提高在恶劣的工厂和工业环境下自动化设备的可靠性。用于串行通信技术的可选类型包括I2C、UART、SPI、USB 和以太网等,一般来说,很多作为PLC 主芯片的单片机自身都集成了这些外设部件。但是单片机内部集成的I2C、UART、SPI 外设通信速率太慢,根本不能满足
[嵌入式]
I2C总线通信接口CPLD实现
    摘要: 介绍采用ALTERA公司的可编程器件,实现I2C总线的通信接口的基本原理;给出部分VHDL语言描述。该通信接口号专用的接口芯片相比,具有使用灵活,系统配置方便的特点。     关键词: I2C总线 CPLD VHDL I2C总线是PHILIPS公司开发的一种简单、双向二线制同步串行总线。它只需要两根线(串行时钟线和串行数据线)即可在连接于总线上的器件之间传送信息。该总线是具备多主机系统所需要的包括裁决和高低速设备同步等功能的高性能串行总线,应用极为广泛。 目前,虽然市场上有专用I2C总线接口芯片,但是地址可选范围小,性能指标固定,功能单一,而且使用不方便。针对I2C总线的电气特性及其通信协
[工业控制]
基于DSP+CPLD的断路器智能控制单元设计
   摘要 :本文介绍了基于新型高性能数字信号处理器(DSP)芯片TMS320F2812和复杂可编程逻辑器件(CPLD)MAX7128实现的断路器智能控制单元设计。重点叙述了调理电路、F2812通信模块、CPLD模块的设计。采用嵌入式实时多任务操作系统μC/OS-Ⅱ作为系统软件平台,论述了系统软件和应用软件(任务的优先级、流程、通信与同步、通信协议等)的设计,并用VHDL语言实现执行电路的程序设计。该设计方案可提高断路器智能控制单元的可靠性,便于性能扩展。   随着计算机技术、信号检测技术及微电子技术的迅猛发展,对断路器控制单元的要求也不断提高,现代智能控制单元不仅要求具有自动保护、维护和信息传递功能,而且要求具备标准的通信协议
[工业控制]
基于ARM和CPLD的温度控制器的设计
   1 引言   随着计算机技术的飞速发展,在日常生活和生产中,人们要求更精确测量和控制温度等模拟物理量,不仅满足工业现场实时监控,上位PC机遥观、遥测和遥控等,而且要求连-接互联网,以实现远程监控和访问数字化、智能化的传感器功能。   这里提出一种以ARM微控制器为核心,结合CPLD技术的温度控制系统。该系统将温度传感器采集的信息A/D转换后传输至微处理器处理,其处理数据再经网络接121远程传输。或通过RS232串行接口与上位机PC机通信实现分布式温度监控系统。    2 系统硬件设计   该系统设计主要是针对工业控制领域现场仪器仪表开发的,其硬件设计框图如图1所示,该框图包括ARM微处理器、电源、监控复位、存储器扩展
[嵌入式]
基于ARM和<font color='red'>CPLD</font>的温度控制器的设计
基于CPLD的电池供电系统断电电路的设计
    今天,大多数的CPLD(复杂可编程逻辑器件)都采用可减少功耗的工作模式,但当系统未使用时,应完全切断电源以保存电池能量,从而实现很多设计者的终极节能目标。图1描述了如何在一片CPLD 上增加几只分立元件,实现一个节省电池能量的系统断电电路。在本例中,使用的CPLD是Altera EPM570-T100。使用一只外接P沟道MOSFET Q1和一只国际整流器公司 的IRLML6302(或等效器件),构成IC1 CPLD的一个电源控制开关。CPLD和开关矩阵控制着MOSFET的栅极,当用户按下一个开关时,在Q1上施加开关的偏压。CPLD内带一个嵌入的计时器,用于监控开关和系统的工作。当系统处在一个特定的不工作周期内时,计时器会去
[嵌入式]
采用可编程逻辑器件设计可变通信数字信号源
可编程逻辑器件(PLD)在工业、自动控制、信号处理和日常生活等方面都发挥着愈来愈大的作用。isp(在系统可编程)器件就是PLD中的一朵奇葩,它以其良好的系统性能、较强的设计灵活性、较高的逻辑利用率和优越的E2CMOS工艺而得到了电路设计者们的青睐。本设计就是采用Lattice公司的高密度在系统可编程芯片pLSI/ispLSI1016设计的一个通信数字信号源。设计中采用两套地址总线(微机总线与isp总线)分时对两片RAM进行读写操作,并采用不断查询端口的方式进行协调控制,从而产生出满足设计要求的数字码流。 1 isp系统介绍 1.1 概述 在系统可编程器件是近几年来兴起的一种PLD器件。所谓在系统可编程,是指在用户自己
[嵌入式]
基于单片机与CPLD的步进电机PWM驱动技术
步进电动机是一种将数字信号转换为位移(或直线位移)的机电执行元件,每当输入一个脉冲时,转轴便转过一个固定的机械角度,他具有快速起停、精确步进、没有积累误差且能直接接收数字信号的特点,在数字控制系统中得到了广泛的应用。步进电机的运动性能和他的驱动器有密切的关系,驱动器的性能的优劣直接影响到步进电机运行的好坏。细分驱动方式可以减小步进电机的步矩角,提高分辨率,使电机运行更加平稳均匀,可以减小或消除低频振动。利用恒流和细分驱动技术可以大大提高步进电机的步矩分辨率,减小转矩波动,避免低频共振及降低运行噪声。通常的步进电机控制方法是采用CPU配合专用的步进电机驱动控制器来实现,存在成本高、不同种类的电动机必须要有相应的驱动控制器与之配对
[嵌入式]
基于单片机与<font color='red'>CPLD</font>的步进电机PWM驱动技术
CPLD在嵌入式系统与CAN总线网络通信中的应用
   1.引言   可编程逻辑器件PLD(Programmable logic Device)就是由用户进行编程实现所需逻辑功能的数字专用集成电路ASIC。可编程逻辑器件在现代电子工程设计中得到了广泛应用。它是在PAL,GAL等逻辑器件的基础上发展起来的,具有高密度,高速度,低功耗体系结构和逻辑单元,灵活以及运用范围宽等特点,同时还具有设计周期短,制造成本低,开发工具先进,标准产品无需测试,质量稳定及可实时布线检验等优点。   现场总线技术广泛应用于工业和军用测控局域网中,它可以实现较远距离、较快速度的信息传输,而且只需要双绞线作为传输媒介,简单可靠。但是,在该技术应用中总线控制器与微机之间的接口电路一般采用单片机来实现。采
[嵌入式]
<font color='red'>CPLD</font>在嵌入式系统与CAN总线网络通信中的应用
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

更多每日新闻
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved