NiosII的I2C控制IP及其在成像系统中的应用

发布者:genius6最新更新时间:2011-10-28 关键字:NiosII  I2C控制  成像系统 手机看文章 扫描二维码
随时随地手机看文章
  IP的硬件结构及寄存器

  1.1 IP硬件结构

  IP内部结构如图1所示。主要由波特率时钟寄存器、寄存器组控制器、并行I/O接口、I2C可编程接口、I2C接口引擎5个模块组成。


  波特率时钟产生器用来产生I2C IP工作的基本时钟频率;寄存器组控制器用来对寄存器进行设置,设置数据通过并行I/O接口传送到该模块中;并行I/O接口模块用来处理可编程接口模块传送过来的命令;I2C可编程接口模块用来设置IP各个寄存器的地址;I2C接口引擎模块执行I2C总线上数据的传输。

  1.2  寄存器结构

  I2C控制IP主要由6个寄存器构成,如表1所列。通过对寄存器的读写可以方便地控制I2C总线数据的传输,从而实现NiosII处理器与设备之间的通信。数据寄存器用来存放I2C总线上要传送的数据;波特率产生模块,波特率时钟寄存器和时钟寄存器共同决定I2C总线上SCL的频率。SCL的计算公式为其中System_clk是系统时钟;Value是时钟寄存器的值;divider是波特率时钟寄存器的值所对应的分频数(寄存器的值与分频数相差为1,如寄存器设置为0,则分频数为1;寄存器设置为1,则分频数值为2)。

  本地地址寄存器、控制寄存器、状态寄存器的详细介绍略——编者注。

  2  I2C控制lP在成像系统中的应用

  在成像系统中,CMOS传感器应用非常普遍。这些传感器大多数都自带I2C串行通信接口,本文以MT9M011为例介绍I2C控制IP在成像系统中的应用。MT9M011传感器根据读写位数可分为两种方式:16位数据读写方式和8位数据读写方式。这里选用曝光寄存器,采用16位读写方式进行操作,时序如图2所示。


  从设备地址(写模式)与从设备地址(读模式)高7位为从器件地址,第8位是读写控制位(R/W),它控制数据的传输方向。

  向曝光寄存器0x09写入数据:主器件启动传输,然后发送它所要寻址的从设备地址(写模式)。MT9M011监视总线,当其地址与传送的从器件地址相符时,响应一位应答信号,接着主器件发送曝光寄存器地址,MT9M011再次应答,在向曝光寄存器中写入16位数据后主器件停止写数据。每传送8位数据,从器件MT9M011都会产生一位应答信号。


  从曝光寄存器0x09读出数据:开始部分与写数据时序是相同的,当主器件发送完从设备地址(写模式)和寄存器地址后,需要重新启动,并发送从设备地址(读模式),然后才能从寄存器中读出数据。每读完1字节数据,主器件都会产生1位应答信号。当16位数据被读出后,主器件发送1位非应答信号,传输结束。


  3  IP应用实例

  3.1  硬件设计

  本文使用I2C控制IP对图像传感器MT9M011寄存器进行并行配置。硬件设计基于SOPC技术,将系统组件库提供的32位Nios II软核处理器、SDRAM接口模块、TIMER定时器模块(提供SignaltapII中对信号进行采样的频率)、PIO模块以及I2C控制IP(配置为主设备)集成在一块FPGA内。QuartusII顶层原理略——编者注。

  3.2  软件设计

  软件的编写有两种方式:一种是对I2C控制IP应用程序编程接口(API)函数的操作;另一种是利用Altera提供的读写函数对寄存器进行操作。为了提高系统运行的速度,采用第二种方法。系统软件部分是在NiosII IDE中,通过编写C代码完成的。

  对CMOS寄存器的并行配置程序主要包括以下两个部分:

  ①IP初始化设置:包括设置波特率、设置本地址寄存器、设置时钟寄存器值。

  ②选择CMOS1,对其寄存器进行读写;选择CMOS2,对其寄存器进行读写。寄存器选择曝光寄存器。

  关键代码如下:






  函数checkBus查询状态寄存器的丽来判断I2C总线忙/闲状态,checkProgres函数查询状态寄存器的PIN来判断总线数据是否传输完成。为了便于观察读出的数据和写入的数据是否一致,通常将程序包含在while语句中。

  4  实验验证

  将硬件系统生成的下载文件烧写到FPGA芯片上并运行C代码程序,用QuartusII自带的SignahapII逻辑分析仪对I2C总线上的数据进行观察。图3为所得到的波形,信号由上至下分别为CMOS2/CMOS1上的I2C总线信号m_sclk_2、m_sda_2、m_sclk_1、m_sda_1。前半部分给CMOS1写入0x06、0x07,然后读出;后半部分对CMOS2写入相同的数并读出。此波形满足MT9M011图像传感器时序读写要求。

  5 系统扩展

  在需要多路CMOS配置的应用中,使用该I2C控制IP可以很容易地实现多路并行CMOS寄存器配置。例如,8路并行CMOS配置系统:在电路板上焊接8片CMOS传感器芯片,通过对分配器3路信号的控制    将使能并行加载到8块CMOS芯片,3路控制信号和使能信号通过对SOPC系统的PIO接口模块的控制来实现,配置数据的传输则在I2C控制IP的控制下完成。电路板结构简单,系统容易实现。

  结  语

  本文所介绍的I2C IP可作为自定义组件加载到SOPC系统中,使系统的设计更为灵活,功能扩展上具有较大的潜力。在采用CMOS图像传感器的成像系统中,I2C接口应用普遍,本文通过给出该IP应用实例,说明了该IP的使用具有广阔的前景和较高的应用价值。

关键字:NiosII  I2C控制  成像系统 引用地址:NiosII的I2C控制IP及其在成像系统中的应用

上一篇:NiosII的I2C控制IP及其在成像系统中的应用
下一篇:基于SAE J1939协议的发动机总线数据模拟器开发

推荐阅读最新更新时间:2024-05-02 21:40

MIT新型便携成像系统GelSight可实现瞬间3D成像
  麻省理工学院(MIT)的研究人员开发出了一种简单、便携的成像系统GelSight,该系统结合了透明板、合成橡胶、具有微小金属粒的外漆层,以及更巧妙的算法,可实现过去仅能通过大型和昂贵实验室设备来实现的3D成像。   该设备提供了一种可检查大体积产品的方法,这些产品由于体积较大而无法在显微镜下做检验。未来这种方法也可能用于医学、法医学和生物识别等领域。   GelSight在一块透明板上放置了合成橡胶,其中一边涂上了含有小金属微粒的油漆。当用板上的橡胶对物件表面施压时,这个板子有油漆涂面的那一侧便会变形。而安装在板子另一侧的摄影机便摄取结果,并由电脑视觉算法来分析这些影像。   新的更高分辨率版本的GelSight可达到深
[家用电子]
Aptina公司推出超小型VGA成像系统芯片
  Aptina公司日前发布了MT9V114 VGA图像传感器,为其不断扩大的CMOS成像解决方案组合再添新品。这款完备的摄像头系统芯片(SOC)是专为手机、笔记本、上网本、游戏及视频会议应用设计的图像传感器。这些应用领域对成本较为敏感,要求垂直高度较低,而且需要在低照度条件下有良好的感光性。MT9V114体现了Aptina市场领先的1.75微米像素尺寸架构及生产工艺带来的最新性能提升,可改善低照度下的感光性,这样一款1/13” VGA低端系统芯片传感器的总体性能可与Aptina业界一流的2.2微米像素尺寸的MT9V113 1/11” VGA传感器相媲美。小型的外观尺寸是设计中需要注意的重要问题,新款传感器让OEM厂商和ODM厂商
[模拟电子]
高端凝胶成像系统(DNR)
    icroChemi是以色列DNR生物影像系统有限公司推出的最新的高端凝胶成像系统,为了更好的检测化学发光的图像,DNR推出了单独应用于化学发光的专业机型。  参数     CCD: -60℃,二级petier超冷CCD     分辨率:1200×1600,可以升高到800万像素     像素大小: 7.4x7.4 μm     灰度:16-bit,65,535灰阶     动态范围:大于4.6 OD     QE 量子效应:90%     曝光时间:0.5秒至24小时     成像面积:10 x 14 cm     镜头:高灵敏度,高速镜头f/0.95,保证从样品上收集最多的光     BINING:1 ×
[工业控制]
美国推出全球首款无创、无辐射急诊科肺部成像系统
  Deep Breeze公司是振动响应成像(VRI™)技术的领先者,该公司近日宣布推出其用于急诊室(ED)辅助诊断和监测的VRIxp™肺部成像系统。该公司在9月28日至10月1日举办的美国急诊医师学会(ACEP 2010)年度大会上公布了在美国推出的VRIxp™肺部成像系统。   VRIxp是一款供急诊室医生观看和监测肺音的肺部成像系统,它不用将病人曝露在辐射之下也不用采取任何创伤性检查步骤。通过采用一种独特的振动响应成像技术,Deep Breeze为呼吸困难的急诊室病人进行病情评估设定了一个新标准。VRI技术基于众所周知的最古老的检查方法之一——肺部听诊器。VRIxp系统提供了新的临床资料,有助于诊断和管理各类肺病,如充血
[医疗电子]
基于FPGA的并行多通道激励信号产生模块
   引 言   并行测试的实现途径分为软件方式和硬件方式。用软件方式实现并行测试,关键是对测试任务的分解和调度,但可能会产生竞争或者死锁现象。因此,在测试资源有限并且任务分解和调度算法不成熟的情况下,用软件实现并行测试会很困难。用硬件方式实现并行测试时,需要通过提供充足的测试资源来满足并行测试的需求,而并行测试过程中激励资源不足同样会造成任务分解和调度难度增加,甚至导致竞争和死锁,影响并行测试实现。因此,对多通道并行激励信号的需求也是影响并行测试的关键因素。    1 并行测试技术   并行测试技术是把并行技术引入测试领域中,可以较好地完成同时对多个被测对象(UUT)任务进行测试的一种先进的测试方法和技术,属于下一代测试技
[嵌入式]
基于FPGA的并行多通道激励信号产生模块
NiosIII2C控制IP及其在成像系统中的应用
1 IP的硬件结构及寄存器    1.1 IP硬件结构   IP内部结构如图1所示。主要由波特率时钟寄存器、寄存器组控制器、并行I/O 接口 、I2C可编程接口、I2C接口引擎5个模块组成。   波特率时钟产生器用来产生I2C IP工作的基本时钟频率;寄存器组控制器用来对寄存器进行设置,设置数据通过并行I/O接口传送到该模块中;并行I/O接口模块用来处理可编程接口模块传送过来的命令;I2C可编程接口模块用来设置IP各个寄存器的地址;I2C接口引擎模块执行I2C 总线 上数据的传输。    1.2 寄存器结构   I2C控制IP主要由6个寄存器构成,如表1所列。通过对寄存器的读写可以方便地控制I2C总线数据的传输,
[安防电子]
<font color='red'>NiosII</font>的<font color='red'>I2C</font><font color='red'>控制</font>IP及其在<font color='red'>成像</font><font color='red'>系统</font>中的应用
基于NiosII的嵌入式网络通信系统
1  引言       随着internet技术的发展,在许多领域都引起了飞跃性的变化。嵌入式系统应用领域中一个新的趋势就是开始在嵌入式设备上集成网络通信功能,比如网络监控、网络数据采集系统等,以便于通过网络与远程设备进行信息的交互和增强系统的互连性,仅仅需要一根网线就可以轻轻松松完成系统的互连。       目前市场上的嵌入式处理器的种类很多。altera公司推出了第二代片上可编程嵌入式软核处理器nios ii,再配上其低成本、高性价比的fpga器件,使得嵌入式系统的开发变得越发方便。再者由于nios ii可配置和fpga器件可编程的特点,与专用硬件相比灵活性得有很大的优势,从而使得fpga器件在现代电子设计中得到广泛的
[嵌入式]
NiosIII2C控制IP及其在成像系统中的应用
  IP的硬件结构及寄存器   1.1 IP硬件结构   IP内部结构如图1所示。主要由波特率时钟寄存器、寄存器组控制器、并行I/O接口、I2C可编程接口、I2C接口引擎5个模块组成。   波特率时钟产生器用来产生I2C IP工作的基本时钟频率;寄存器组控制器用来对寄存器进行设置,设置数据通过并行I/O接口传送到该模块中;并行I/O接口模块用来处理可编程接口模块传送过来的命令;I2C可编程接口模块用来设置IP各个寄存器的地址;I2C接口引擎模块执行I2C总线上数据的传输。   1.2  寄存器结构   I2C控制IP主要由6个寄存器构成,如表1所列。通过对寄存器的读写可以方便地控制I2C总线数据的传输,从而
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved