基于FPGA的DVI/HDMI接口实现

发布者:beta13最新更新时间:2011-11-24 关键字:FPGA  DVI  HDMI接口 手机看文章 扫描二维码
随时随地手机看文章
  在过去几年中,具有高清晰度视频显示器的一些产品大幅度增加。高清晰度视频显示器被集成在这些产品的内部,或者放在产品的外面。原始设备制造商正在期望能够利用标准的平板显示器及接口技术来降低产品的成本,并提供长期的解决方案。设计界面对着这种挑战,并继续实施低成本平板显示器驱动器,在接口的后端中提供专用化和增值的功能。

  在消费市场上,平板显示技术的增长有助于统一接口选择和降低成本。尽管首个高清晰度显示器使用了模拟分量视频接口(YCrCb),数字技术,诸如数字视频接口(DVI)和高清晰度多媒体接口(HDMI)已经取代了大多数模拟接口。庭影院市场爆炸式的增长需要更新DVI标准。然而,需要一个庞大连接器的DVI接口限制了对数字版权管理(DRM)的支持,且缺少对单声道或多声道音频的支持。为满足演变的HDMI标准要求,它使用相同的如DVI这样的基本信号传输,支持较小的连接器,以及更大带宽(1080p分辨率)、DRM和8个通道的多格式音频。

  基于在平板领域中占主导地位的DVI和HDMI协议,原始设备制造商正在越来越多地追求他们自己的集成一种或两种技术的产品开发。

  DVI 和 HDMI标准

  HDMI规范可以传输和接收未压缩的数字流的音频/视频标准。它可以将视频和多声道音频组合至单一的数字连接,节省了多条线路连接及相关成本。对于没有音频要求的1080i分辨率显示,HDMI信号传输与DVI是向下兼容的。

  DVI和HDMI是基于称为最小化传输差分信号(T M D S)的信号传输技术 。 T M D S也有类似CML的物理信号传输电平(电流模式逻辑)。图1给出了简化的HDMI链路框图。


  图1:简化的HDMI链路框图。

  HDMI接口是一种带有三个T M D S通道的屏蔽电缆。默认配置是RGB ,每个通道传送一种颜色。与DVI不同, HDMI支持亮度及色度的分量(YCbCr 4:4:4和4:2:2),并通过3个T M D S链路,支持多达8个音频通道。分开的对线以1/10X T M D S比特率传送一个同步时钟,另外的线提供了一个低速的显示特性,支持从显示器到源端的通信(EDID)。另外,HDMI还集成了辅助控制功能,如热插拔检测和针对EDID接口的电源和地。HDMI共有29个连接。接收器恢复信号的功能限制了电缆的长度。

  为保证接收器能恢复信号,对内偏移不应超过在HDMI规范中所定义的值。在HDMI 1.3中,接收连接器对内偏移的最大容许值为等于0.2Tcharacter+1.78ns,其中Tcharacter表示传输(10xTbit)一个字符的时间。例如,对于1Gbps的速率,Tcharacter=10ns,最大偏差是3.78ns。

  HDMI链路有三种工作周期:视频数据周期、数据隔离周期和控制周期。它在视频数据周期传送有效的视频,在数据隔离周期传输音频和辅助数据,传输时使用了一系列的数据包。在任何视频或数据周期之间,需要有控制周期。每个视频数据周期开始时,有一个紧随护带的前同步信号,针对从控制周期到视频周期的过渡,提供了非常稳定的指示。前同步是8个连续的预定义字符(10'b1101010100 , 10'b0010101011 , 10'b0101010100 ,和10'b1010101011),护带是针对每个通道的2个连续的独特字符(通道1 : 10b1011001100 ;通道2 : 10b0100110011 ;通道3 : 10b1011001100)。


  图2:HDMI接收器使用前同步信号和一个护带来同步输入的数据。

  使用DVI/HDMI实现系统

  DVI和HDMI的发送和接收接口通常用ASSP来实现。本文提出了一种采用FPGA的替代解决方案。采用FPGA实现DVI/HDMI接口具有以下优点:

  (1)FPGA技术使得设计人员可以将ASSP串行/解串器(SERDES)与后端定制的特殊设计功能集成在一起,以节省电路板面积。

  (2)通过尽可能少地使用元器件、降低成本和功耗来增加设计的可靠性。

  (3)让设计者利用最新的技术,受益于先进的工艺技术。该标准在1999年批准后不久,开发了大量的离散DVI接口器件。由于这种制造技术是成熟的(主要是0.18微米),因此更加昂贵。

  (4) FPGA拥有宽的温度选择范围,具有针对工业和汽车的产品,而大多数离散的DVI和HDMI接口器件是专为消费市场而设计,往往只能在商业温度范围内工作。因此,对于在工业和汽车应用方面的嵌入式设计,这可能会是一个问题。

  (5)FPGA设计是可移植的,使人们关注的产品使用寿命得到最大限度延长。大多数DVI器件是针对基于PC的应用,通常这些接口适合进一步集成至其他的ASSP。这种情况发生时,这些分立器件或许不再可用,因为制造商可能只愿意为个人电脑市场提供服务。

  所有这些因素使得FPGA解决方案更具有吸引力,而且这也是最前沿的技术。FPGA已被证明是一种有效的解决方案,它能够集成多种功能、缩短产品的上市时间并降低总的成本。此外,FPGA通常有很宽的温度范围,并有很长的产品生命周期。

  针对ECP2M和ECP3器件系列,莱迪思(Lattice)半导体公司最近推出了DVI/HDMI接口的参考设计。莱迪思半导体公司的ECP2M和ECP3系列是集成了SERDES的低功耗、低成本FPGA,拥有很宽的温度范围。这些器件具有高达16个通道的SERDES,可处理250Mbps~3.125Gbs的数据速率,且无过采样情况。DVI/HDMI是ECP2M和ECP3系列支持的模式之一,能够实现这个设计是因为莱迪思已对T M D S信号传输构建了一个独特的接口。在DVI/HDMI电缆中, T M D S信号是有一个外部时钟的源同步信号。莱迪思已开发出一种技术,利用ECP2M或ECP3中内置的SERDES恢复并产生针对T M D S的合适的数据和格式。这种实现是可能的,因为内置的SERDES有250Mb/s到3.2Gbp/s的宽动态范围。

  莱迪思的DVI/HDMI参考设计集成了发送和接收功能,使得用单芯片解决方案能够实现一些有趣的应用程序。例如,可以针对设计使用传输方向,从原来的7:1 LVDS显示驱动器转换至DVI。在接收端,用接收到的HDMI数据实现一个HDMI扩展器,然后将它格式化并通过另一种接口(如光纤或CAT5)送出。另一种应用是HD-SDI到DVI的转换,或反之亦然。针对图形叠加、画中画和分屏应用,HDCP协议的许可证可以进一步处理和管理音频和视频数据流。

  基于ECP2M的接收功能实现

  DVI/HDMI参考设计有发送和接收功能。在接收端,ECP2M利用内置模块SERDES恢复T M D S信号,通过SERDES内的时钟和数据恢复(CDR)电路完成这个处理。CDR电路将每个串行的T M D S通道转换至10位,并将具有同步时钟的数据传送至FPGA接口,然后在FPGA中进行数据处理达到同步。这要求有三个级别的同步,分别是在本文中称为“字节对齐”的10位同步、通道调整、多通道对齐。文章的后面讨论这些步骤。接下来是自动检测正在运行的数据流的分辨率(480p、720p、1080p或1080i),并调整物理编码子层(PCS)参数。当在这些分辨率之间动态切换时,应保证优化运行。针对发送端,没有必要进行字节和通道对齐。10位模式的PCS是用来使数据串行化,并与液晶显示屏通信。

  ECP2M/ECP3的CML SERDES输入(见图3的接收信号流)收到T M D S三个通道的信号(0、1,和2)数据。由于DVI/HDMI的信号不采用标准的8B/10B编码,SERDES后面的PCS设置成10位模式(旁路)。T M D S信号传输使用对本协议唯一的四个对齐的字符(不同于8B/10B方式)。串行器与SERDES的CDR传递10位的原始数据,FPGA进行字节对齐。DVI/HDMI链路连接能以多个不同的频率发送数据,自动检测逻辑被用来检测正在传送的是哪种分辨率,并配置PCS以便在SERDES锁相环中实现锁定。


  图3:HDMI/DVI链路的原理框图。

  接收同步

  一旦10位数据在FGPA中,执行上述定义的三个步骤(字节对齐、通道对齐、多通道对齐)是必须的 。字节对齐:设计确定在数据流的哪里是10位数据字节的开始和结束。在FPGA结构中使用有限状态机(FSM)来完成这一任务。把数据流的第一个和第二个10位组合在一起,形成一个20位的总线;然后分解至9位、10位总线。在这一阶段,数据与对齐的字符进行比较,当字符顺序发生了8次(称为单通道对齐),同步信号有效。状态图如图4所示。


  图4:接收同步的状态图。

  同步检测之后,对齐数据的字节写入FIFO。当所有三个通道都完成了“通道对齐”,就可以写入FIFO,至此通道对齐的任务就结束了。在这一阶段, FPGA将等待直到FIFO处于半满状态,并在同一时间(多通道对齐)对三个FIFO进行读操作 。这将保证三个通道对齐,并同步。

  基于ECP2M的发送功能实现

  ECP2M传送锁相环有最佳的操作范围,预定义的范围为:Low、MedLow、 Med、MedHigh 和 High。通过SCI总线,所有这些范围在ECP2M中都是动态配置的。因为有各种各样的显示分辨率,针对理想的输出率,DVI/HDMI参考设计必须有SERDES组。例如,如果要求一个720p的HDMI显示,即742.5Mbps,SERDES PCS必须设置在适当的范围(MedLow)。显示的数据是放置在一个由DVI/HDMI参考设计定义的FIFO中。同步从三个T M D S的每个通道中读取数据,然后将FIFO的数据移至PCS,再用SERDES进行传输。PCS设置成10位模式,串行输出FIFO的数据。在这一阶段,采用合适的时钟,数据将被转换为新的T M D S 流,使接收器恢复信号,如果配上显示器,就会出现图像。具体原理见图5。


  图5:DVI/HDM传输原理图。

  系统演示和验证

  这个DVI/HDMI参考设计是经过检验和验证的,并遵守相关规范。莱迪思已经实现了DVI环回演示,展示了设计的功能。可用ECP2M50E-SEV SERDES*估板和其它硬件来进行演示,莱迪思半导体公司提供*估板和其他硬件。除了电路板之外,系统演示还需要DVI至SMA的接口卡、各种DVI和SMA电缆、一个DVI源和监视器。整个演示和测试设置如图6所示。


  图6:DVI/HDMI参考设计的演示和测试设置。

  通过DVI至DVI或HDMI到DVI电缆,从笔记本电脑的接口得到DVI/HDMI数据流。DVI至SMA接口卡将转换为DVI连接器至SMA,可通过SMA电缆与*估板相连接。一旦信号到达FPGA,将进行处理并环回至TX SERDES通道。然后,通过SMA电缆传输数据送回到电路板上的SMA至DVI适配器,并最终在显示器上进行比较。ECP2M集成了用来接收和发送三个DVI T M D S数据流的代码。在FPGA内完成字节对齐和同步逻辑,并将数据存入FIFO。在传输方向,ECP2M从FIFO中取得数据,以10位的模式直接传送至SERDES。该设计确保可在FIFO中三个DVI/HDMI通道完全对齐。

  利用内置的SERDES和可以从莱迪思半导体公司得到的参考设计,ECP2M可以成功地实现接收和/或传送DVI/HDMI接口功能。通过使用FPGA技术和参考设计,设计人员能够很快地实现设计的其余部分,并无缝地连接到一个DVI/ HDMI接口,以满足他们自己的特殊要求。

关键字:FPGA  DVI  HDMI接口 引用地址:基于FPGA的DVI/HDMI接口实现

上一篇:基于I2C总线的高分辨率红外式触摸屏设计
下一篇:基地式CAN总线电动执行器设计

推荐阅读最新更新时间:2024-05-02 21:44

SiliconBlue BGA封装的最高逻辑容量FPGA
  SiliconBlue Technologies宣布推出iCE65 mobileFPGA™系列的两款新元件封装。拥有1,280个逻辑单元的iCE65L01元件如今采用5x5毫米、81球BGA封装(拥有63个用户输入/输出引脚);拥有3,520个逻辑单元的iCE65P04元件则采用6x6毫米、121球BGA封装(拥有95个用户输入/输出引脚)。   如今的手机工程师面临着一项艰巨的挑战。他们必须每年推出一款拥有创新和差异化功能的新手机。不幸的是,如今的应用处理器需要花2至3年的时间进行开发,并且仍有可能不包含工程师需要的功能。此外,这些新功能要求大量的逻辑和更多的输入/输出量,而这些可能是应用处理器无法提供的。通过使用Si
[嵌入式]
SiliconBlue BGA封装的最高逻辑容量<font color='red'>FPGA</font>
Linear如何帮助Altera FPGA打造全新的电源管理方案
引言 FPGA 开发套件容许系统开发人员不需要设计一个完整的系统就能评估 FPGA。图 1 和图 2 示出了 Altera 的新型 20nm Arria 10 FPGA 和 Arria 10 SoC (片内系统) 开发板。这些开发板由 Altera 进行了测试和验证,并举例说明了布局、信号完整性和电源管理方面的最佳设计方法。 图 1:Arria 10 GX FPGA 开发套件板 图 2:Arria 10 SoC 开发套件板 针对内核、系统和 I/O 的电源管理 谨慎地选择高端 FPGA (包括 Arria 10) 的电源管理解决方案应谨慎地选择。经过审慎考虑的电源管理设计可缩减 PCB 尺寸、
[电源管理]
Linear如何帮助Altera <font color='red'>FPGA</font>打造全新的电源管理方案
面向对称多核体系结构的FPGA仿真模型
本文提出了一种面向对称体系结构的 FPGA 仿真模型,该模型的核心设计思想是:分时复用仿真系统中的一个单元来仿真目标系统中多个对称单元的行为,从而利用较少的硬件资源完成系统仿真,提高FPGA的利用率。    1 对称多核体系结构FPGA仿真模型   对称多核如SMP(Symmetry Multi-Processor)体系结构中,通常包含多个对称的处理器核或计算核心,这里统称为计算核。计算核占据了多核体系结构的主要硬件开销,且对称多核体系结构的硬件仿真平台FPGA资源消耗随计算核数目成线性增加。这里提出的对称多核体系结构FPGA仿真模型,解耦合计算核数目与系统硬件开销的线性关系,其核心设计思想是:在构建仿真系统时,使用一个与
[嵌入式]
面向对称多核体系结构的<font color='red'>FPGA</font>仿真模型
Altera FPGA为三洋后视倒车摄像系统添加高级图像增强功能
Altera公司宣布,三洋电子有限公司在其CCA-BC200汽车后视倒车摄像系统中采用了Cyclone II FPGA和Nios II嵌入式处理器。Cyclone II FPGA的Nios II嵌入式处理器为三洋公司提供了高性能图像处理解决方案,降低了广角和偏角失真。和数字信号处理器(DSP)方案相比,单芯片FPGA是更紧凑、更可靠的解决方案,而前者通常需要两个以上的器件。 CCA-BC200是业界的首款配件市场后视倒车摄像系统。该系统可以连接至所有汽车的视频监视系统,对图像进行数字校正,实现更清晰自然的图像。三洋公司在消费类电子产品展(CES)上展示了这一后视倒车摄像系统。 三洋电子有限公司汽车高级技术中心经理Hitoshi
[应用]
基于DMA的并行数字信号高速采集系统
  摘 要: 本系统采用基于FPGA的DMA技术高速缓存多路并行数据,通过数据重组将数据有序发送给处理系统,用于数据的显示与分析。系统采用了嵌入式技术,达到了便携效果,从而更好地适应设备的工作环境。并行数字信号采集实验结果表明,系统能以5 MHz、2.5 MHz、500 kHz、50 Hz 4档采样频率进行62路并行数字信号采集,各路采集结果正确,并保存了各路之间的同步信息。   随着数字电子技术的发展,大型电子设备中数字电路的比例越来越大 。为便于故障诊断,一些电子设备(如雷达系统)预留了大量的数字信号检测口 。采用示波器采集此类测试接口的信号时,由于示波器采集通道数的限制,无法保留同步信息;采用逻辑分析仪或ATE设备不但价格
[嵌入式]
基于DMA的并行数字信号高速采集系统
基于一种通用SPI总线接口的FPGA设计与实现
  一、引言   SPI串行通信接口是一种常用的标准接口,由于其使用简单方便且节省系统资源,很多芯片都支持该接口,应用相当广泛。SPI接口的扩展有硬件和软件两种方法, 软件模拟 SPI接口方法虽然简单方便, 但是速度受到限制,在高速且日益复杂的数字系统中,这种方法显然无法满足系统要求,所以采用硬件的方法实现最为切实可行。当前,基于主从处理器结构的系统架构已经成为一种主流(如 DSP+FPGA,MCU+FPGA等),FPGA是在 ASIC的基础发展出来的,它克服了专用 ASIC不够灵活的缺点。与其他中小规模集成电路相比,其优点主要在于它有很强的灵活性,即其内部的具体逻辑功能可以根据需要配置,对电路的修改和维护很方便。目前, FPGA的
[嵌入式]
基于FPGA的身份认证智能卡设计
身份认证是保密通信和信息安全的基础。通过身份认证机制可以鉴别网络事务中涉及到的各种身份,防止身份欺诈,保证通信参与各方身份的真实性,从而确保网络活动的正常进行。因此,身份认证一直是网络安全研究领域的前沿技术。   目前使用的身份认证技术可以分为三种类型:基于所知、所有以及基于个人生物特征的认证。认证方式包括口令认证、智能卡认证以及指纹、虹膜等生物认证方式。   口令认证是最为广泛的一种认证方式,从普通的计算机登录系统到网络邮件系统都采用这种方式。但是,口令认证的安全性比较低,容易被他人盗用。基于指纹、虹膜的生物身份认证方式是生物技术在信息安全领域的应用,具有普遍性和唯一性的特点,但基于生物识别设备成本和识别技术水平的考虑,
[工业控制]
基于<font color='red'>FPGA</font>的身份认证智能卡设计
基于FPGA的高精度相位测量仪的设计
  引言   随着集成电路的发展,利用大规模集成电路来完成各种高速、高精度电子仪器的设计已经成为一种行之有效的方法。采用这种技术制成的电子仪器电路结构简单、性能可靠、测量精确且易于调试。本文采用Altera CycloneII系列FPGA器件EP2C5,设计了高精度相位测量仪。测量相位差所需的信号源在FPGA内部运用DDS原理生成,然后通过高速时钟脉冲计算两路正弦波过零点之间的距离,最后通过一定的运算电路得到最终相位值,测相精度为1°。 图1 相位测量仪硬件结构图 图2 基于DDS的数字移相信号发生模块框图 图3 控制模块顶层原理框图 图4 相位测量模块原理框图 系统硬件设计   该基于FPGA的相位测量仪,硬件
[应用]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved