基于AMBA总线的片上系统

发布者:婉如Chanel最新更新时间:2012-08-31 来源: autooo关键字:AMBA总线  片上系统 手机看文章 扫描二维码
随时随地手机看文章

  AMBA片上总线

  AMBA 2.0规范包括四个部分:AHB、ASB、APB和Test Methodology。AHB的相互连接采用了传统的带有主模块和从模块的共享总线,接口与互连功能分离,这对芯片上模块之间的互连具有重要意义。AMBA已不仅是一种总线,更是一种带有接口模块的互连体系。下面将简要介绍比较重要的AHB和APB总线。

  AHB简介

  AHB主要用于高性能模块(如CPU、DMA和DSP等)之间的连接,作为SoC的片上系统总线,它包括以下一些特性:单个时钟边沿操作;非三态的实现方式;支持突发传输;支持分段传输;支持多个主控制器;可配置32位"128位总线宽度;支持字节、半字节和字的传输。AHB 系统由主模块、从模块和基础结构(Infrastructure)3部分组成,整个AHB总线上的传输都由主模块发出,由从模块负责回应。基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)、虚拟主模块(dummy Master)所组成。其互连结构如图1所示。

  APB简介

  APB主要用于低带宽的周边外设之间的连接,例如UART、1284等,它的总线架构不像AHB支持多个主模块,在APB里面唯一的主模块就是APB 桥。其特性包括:两个时钟周期传输;无需等待周期和回应信号;控制逻辑简单,只有四个控制信号。APB上的传输可以用如图2所示的状态图来说明。

  

  1)系统初始化为IDLE状态,此时没有传输操作,也没有选中任何从模块。

  2)当有传输要进行时,PSELx=1,PENABLE=0,系统进入SETUP状态,并只会在SETUP 状态停留一个周期。当PCLK的下一个上升沿时到来时,系统进入ENABLE 状态。

  3)系统进入ENABLE状态时,维持之前在SETUP 状态的PADDR、PSEL、PWRITE不变,并将PENABLE置为1。传输也只会在ENABLE状态维持一个周期,在经过SETUP与ENABLE状态之后就已完成。之后如果没有传输要进行,就进入IDLE状态等待;如果有连续的传输,则进入SETUP状态[page]

  基于AMBA的片上系统

  一个典型的基于AMBA总线的系统框图如图3所示。

  

  大多数挂在总线上的模块(包括处理器)只是单一属性的功能模块:主模块或者从模块。主模块是向从模块发出读写操作的模块,如CPU,DSP等;从模块是接受命令并做出反应的模块,如片上的RAM,AHB/APB 桥等。另外,还有一些模块同时具有两种属性,例如直接存储器存取(DMA)在被编程时是从模块,但在系统读传输数据时必须是主模块。如果总线上存在多个主模块,就需要仲裁器来决定如何控制各种主模块对总线的访问。虽然仲裁规范是AMBA总线规范中的一部分,但具体使用的算法由RTL设计工程师决定,其中两个最常用的算法是固定优先级算法和循环制算法。AHB总线上最多可以有16个主模块和任意多个从模块,如果主模块数目大于16,则需再加一层结构(具体参阅ARM公司推出的Multi-layer AHB规范)。APB 桥既是APB总线上唯一的主模块,也是AHB系统总线上的从模块。其主要功能是锁存来自AHB系统总线的地址、数据和控制信号,并提供二级译码以产生APB外围设备的选择信号,从而实现AHB协议到APB协议的转换。
 

  使用DesignWare搭建

  基于AMBA的SOC芯片

  为了更有效地在有限时间内完成复杂的系统级芯片设计,越来越多的芯片开发中采用了可重复使用的IP。为了满足日益成长的IP需求,Synopsys提供了一系列已验证的IP,如Synopsys DesignWare,来帮助设计者加速系统级芯片的开发。

  DesginWare里面包含了两种IP:可实现IP(Implement IP)以及VIP(Verification IP)。VIP是为了应对系统级芯片设计带来的验证挑战而特别设计的,专为简化验证流程。可实现IP是指已通过验证、可物理实现的IP,分为Star IP、宏单元(Macro Cell)和 foundation IP。宏单元中包含与AMBA总线相关的IP,有DW_ahb (ARM AMBA2.0 AHB 总线 IP、DW_amba_ictl (ARM AMBA2.0 中断IP)、DW_apb (ARM AMBA2.0 APB 总线IP)和DW_apb_uart ( ARM AMBA2.0 APB UART )等。

  由此,可以借助Synopsys公司提供的AMBA总线IP构建SoC,加速系统集成和验证。首先到 Synopsys的FTP或EST下载所需要的宏单元,借助coreConsultant在相应的目录下安装coreKit并且创建一个工作环境.然后设定此宏单元的可变参数,以符合系统要求,此外还必须设定综合相关的参数。设定完参数后,还要验证所设定的参数是否符合系统规范。初步验证后,便可进一步将宏单元综合成所需的网表。产生网表之后,仍须利用宏单元内的验证环境来确定综合后网表的所有功能都能正常工作。如果所有功能都验证完成,就可以将这个IP放置到系统中。用DesignWare搭建的一个基于AMBA总线结构的SoC系统如图4所示,其中包括了用于验证AMBA总线协议的VIP。

  结语

  随着复杂IP核在目前和下一代ASIC设计中的广泛应用,半导体公司开始采用片上总线标准化集成技术。ARM公司研发的AMBA总线规范提供了一种特殊的机制,可将RISC处理器集成在其他IP核和外设中。同时,Synopsys提供的DesignWare中的IP可以加速基于AMBA总线结构的SoC芯片设计。这种技术成功地应用在TD-SCDMA系统终端基带数字芯片的设计中,缩短了系统设计、IP集成和验证的时间。

关键字:AMBA总线  片上系统 引用地址:基于AMBA总线的片上系统

上一篇:基于PCI总线的ARINC429接口卡设计
下一篇:现场总线的选用因素分析

推荐阅读最新更新时间:2024-05-02 22:17

ARM AMBA总线介绍
什么是AMBA片上总线? 随着深亚微米工艺技术日益成熟,集成电路芯片的规模越来越大。数字IC从基于时序驱动的设计方法,发展到基于IP复用的设计方法,并在SOC设计中得到了广泛应用。在基于IP复用的SoC设计中,片上总线设计是最关键的问题。为此,业界出现了很多片上总线标准。其中,由ARM公司推出的AMBA片上总线受到了广大IP开发商和SoC系统集成者的青睐,已成为一种流行的工业标准片上结构。AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanced Peripheral Bus)外围总线。 AMBA片上总线 AMBA总线: AMBA总线是ARM研发的(Ad
[单片机]
ARM <font color='red'>AMBA</font><font color='red'>总线</font>介绍
ATtiny13 片上调试系统
特性 * 完全的程序流控制 * 仿真芯片上所有的模拟和数字功能,除了RESET引脚 * 实时操作 * 支持符号调试(C 与汇编级,或其它 HLL) * 没有限制的程序断点数( 使用软件断点) * 非插入式操作 * 与实际器件相同的电气特性 * 自动配置系统 * 高速操作 * 编程非易失性存储器 概述 debugWIRE片上调试系统使用单线双向接口来控制程序流,在CPU中执行AVR指令,对 不同的非易失性存储器进行编程。 物理接口 当ATtiny13的debugWIRE使能熔丝位DWEN被编程且锁定位未编程时,目标器件中的debugWIRE 系统被激活。RESET 端口引脚配置为上拉使能的线与 ( 开漏 ) 双向 I/O,成为目标与
[单片机]
ATtiny13 <font color='red'>片上</font>调试<font color='red'>系统</font>
ARM的启动过程详解
基于arm的芯片多数为复杂的片上系统,这种复杂系统里的多数硬件模块都是可配置的,需要由软件来设置其需要的工作状态。因此在用户的应用程序之前,需要由专门的一段代码来完成对系统的初始化。由于这类代码直接面对处理器内核和硬件控制器进行编程,一般都是用汇编语言。一般通用的内容包括: 中断向量表 初始化存储器系统 初始化堆栈 初始化有特殊要求的断口,设备 初始化用户程序执行环境 改变处理器模式 呼叫主应用程序 中断向量表 arm要求中断向量表必须放置在从0地址开始,连续8X4字节的空间内。 每当一个中断发生以后,arm处理器便强制把PC指针置为向量表中对应中断类型的地址值。因为每个中断只占据向量表中1个字的存储空间,只能
[单片机]
基于片上系统芯片的传感器模块设计
  1 引言   随着网络时代的到来和信息化要求的不断提高,特别是Internet的不断普及和Intranet在企业中日益增多,为此,将计算机网络技术和智能传感器技术相结合就有必要和可能。智能传感器网络概念由此而产生。智能传感器网络化技术致力于研究智能传感器的网络通信功能,将传感器技术,通信技术和计算机技术融合,实现信息的采集、传输和处理真正统一和协同。本文研制了一种基于片上系统芯片的传感器模块软硬件设计。   2 传感器模块硬件系统结构   传感器模块(STIM)原理框图如图1所示,主要包括:变送器阵列模块、信号调理模块、多通道数据采集模块、TEDS模块及TII智能接口等部分。为了增强系统的集成度,设计采用了集成式的片上数
[单片机]
基于<font color='red'>片上</font><font color='red'>系统</font>芯片的传感器模块设计
基于FPGA和ARM9的片上网络系统硬件平台
IC制造技术的发展推动着芯片向更高集成度方向前进,从而能够将整个系统设计到单个芯片中构成片上系统SoC(System on Chip)。SoC采用全局同步型共享总线通信结构。这类系统由于挂在总线上的设备在通信时对总线的独占性以及单一系统总线对同步时钟的要求,使得在片上IP核越来越多的芯片中,不可避免地存在通信效率低下、全局同步时钟开销大等问题。 片上网络NoC(Network on Chip)的提出有效地解决了上述问题。该系统借鉴了计算机网络中分组交换的通信方法,可以根据应用灵活地采用多种网络拓扑结构互连片上IP核 。各IP核间有多条链路可以进行并行通信,由FIFO跨接处于异步时钟域中的IP核,实现全局异部局部同步时钟系统。具有
[单片机]
基于FPGA和ARM9的<font color='red'>片上</font>网络<font color='red'>系统</font>硬件平台
基于DE2的开源片上系统Freedom E310移植
引言:伯克利大学于2014年发布了开源指令集架构RISC-V,其目标是成为指令集架构领域的Linux,应用覆盖IoT(Internet of Things)设备、桌面计算机、高性能计算机等众多领域[1]。RISC-V自发布以来受到多方关注和参与,围绕RISC-V的生态环境逐渐完善,并涌现了众多开源处理器及SoC(System on Chip)采用RISC-V架构,其中Rocket-Chip就是由伯克利大学发布的基于RISC-V的可配置SoC,通过配置不同的参数可以得到不同性能、应用不同场合的SoC。RISC-V的迅速发展还激励其设计人员成立了SiFive公司,专注于定制化SoC设计,其产品线包括如下: (1)开源处理器核Cor
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved