一种高集成度基于PCI总线的AM80486 CPU设计与实现

发布者:科技飞翔最新更新时间:2012-09-26 来源: 21ic 关键字:PCI总线  AM80486  IP核 手机看文章 扫描二维码
随时随地手机看文章
0 引言
    在设备更新换代时,对现有设备进行合理的升级,不仅能提升设备的性能,同时还可以延长设备寿命,降低全寿命周期的费用,同时升级后的设备在使用维护上还具有良好的继承性。
    80486处理器虽然已问世十多年,但在各个领域,尤其是机载航电系统中仍有大量应用。目前使用80486处理器的大多数模块,普遍存在系统集成度偏低、总线传输速率较慢的缺点。针对这一问题,本文结合某计算机系统CPU模块的升级,提出一种解决方案,该方案采用PCI总线提升系统性能,同时将部分功能单元以IP核(InteUectual Property Core)的形式集成到FPGA中,实现了小型化设计(CPU模块采用PMC标准板卡外形及安装方式)。

1 典型采用80486处理器的模块结构
    图1为一种典型的采用80486处理器的模块(以下简称典型80486模块)结构图。该模块采用标准的1/2ATR外形尺寸,系统总线采用LBE(Local Bus Extension)总线,最大传输速率约40Mb/s,模块重量约380g,功耗约5W(5V,1A)。



2 小型化80486 CPU模块设计
    小型化80486CPU模块(以下简称CPU模块)由处理器、FLASH、SRAM、NVRAM、可编程逻辑、看门狗、时钟、PCI接口电路、RS232串行接口电路、DC/DC电路和隔离电路组成,系统结构图如图2所示。


    CPU模块与典型80486模块的系统结构差异对比见表1。


2.1 硬件设计
2.1.1 处理器及存储器电路
    CPU模块的处理器及存储器配置如下;a.处理器采用AMD公司的AM80486DX2处理器,外部输入时钟33MHz,内部工作频率66MHz,芯片工作在保护模式下,最大寻址空间为4GB;b.FLASH 4MB,SRAM 1MB,NVRAM 32KB。
2.1.2 外围工作电路
    外围工作电路主要包括复位及看门狗电路、离散量接口电路、RS232接口电路和DC/DC电路,具体配置如下:a.复位及看门狗电路,采用MAX706芯片实现,看门狗周期1s;b.离散量接口电路,3路输入TTL离散量;c.RS232接口电路,采用MAX232AESE芯片实现2路RS232接口;d.DC/DC电路,采用2个LT1085芯片实现5V/2.5V和5W3.3V的电源转换。
2.1.3 PCI接口电路
    CPU模块的系统总线采用PCI总线,PCI总线宽度为32位(地址/数据复用),总线工作时钟33MHz,最大传输速度可达132Mb/s。CPU模块采用PCI9056芯片作为PCI总线接口,主从选择为Host方式,工作模式为C模式。由于AM80486处理器应用年代较早,无法直接与PCI接口芯片连接,因此CPU模块采用可编程逻辑连接AM80486局部总线和PCI9056。
    AM80486与PCI9056的交联如图3所示。AM80486的地址和数据可直接与PCI9056相连。针对控制信号,在本系统中,CPU模块是PCI总线上唯一的主设备,在访问PCI总线时,需对图3中的控制信号进行逻辑综合。


2.1.4 可编程逻辑电路
    可编程逻辑电路是系统控制器设计中的重点。由于模块的小型化要求,CPU模块在设计可编程逻辑时将部分功能单元以IP核的形式集成到FPGA中,以提高系统集成度。[page]
    CPU模块的可编程逻辑采用采用一片XCV300芯片来实现,除了地址译码、逻辑控制、时序控制、总线超时以及PCI控制逻辑等功能外,还使用IP核完成中断控制器、定时/计数器和串行协议转换功能。可编程逻辑电路的功能示意图如图4。


2.1.4.1 中断控制器
    可编程逻辑采用IP核实现一个具有1路非屏蔽中断和16路可屏蔽中断的中断控制器功能。中断的触发方式(电平触发/沿触发)和16路可屏蔽中断的优先级软件可调。系统控制器在实现时使用了1路非屏蔽中断和11路可屏蔽中断,剩余资源可根据用户需求使用。
2.1.4.2 定时/计数器
    可编程逻辑采用IP核实现一个3路独立的8位定时/计数器功能,其工作模式与MD8254的MODE2方式相同,每路定时器的输出使能和计数频率软件可调。系统控制器在实现时使用了两路定时器供操作系统使用,剩余的1路留可根据用户需求使用。
2.1.4.3 串行协议控制
    可编程逻辑采用IP核实现2路RS232串行协议控制,用户可以通过软件对串行接口的工作方式(查询/中断)、串行数据的格式(数据位/起始位/停止位/奇偶校验等)和串行通信速率(9600-119200bps可调,默认38400bps)等参数进行设置。

2.2 软件设计
    CPU模块使用VxWorks5.5操作系统,软件开发环境为Tornado 2.2。VxWorks操作系统具有实时性、可靠性、可剪裁性、支持众多的目标机、系统的开放性、丰富的环境工具和第三方支持等特点。VxWorks操作系统功能结构如图5所示。


    CPU膜块的软件包括以下内容:a.FLASH编程工具;b.BIT测试程序;c.Vxworks操作系统:d.驱动程序;e.应用程序。

3 结束语
    小型化的CPU模块,已成功应用在升级后的系统中,取得了良好的成效。除了总线传输速度提高(PCI总线最大传输速度可达132Mb/s)、使系统性能得到提升外,还具有以下特点:
    (1)安装方式灵活,节约系统资源。CPU模块采用PMC板卡形式,占用空间小(面积下降33%),可以方便地安装在其它模块上,同时与典型的80486模块相比,重量下降70%、功耗下降15%,节约了系统资源。
    (2)配置灵活,升级潜力大。CPU模块在本设计中作为PCI总线控制器(Host)使用,但是只要更改PCI9056的配置,并且对可编程逻辑做相应更改,即可作为PCI总线的主设备(Master)和从设备(Slave)使用。由于采用了SoPC技术进行可编程逻辑设计,CPU模块上还有可利用的空间进行功能扩展(例如增加I2C电路和网络接口),同时只要提高处理器和PCI接口的工作频率,即可进一步提高CPU模块的性能。
    (3)通用性强,应用前景广泛。由于采用了标准的PCI接口和PMC外形,CPU模块可以方便地配置在一个PCI总线系统中,并且具有可灵活配置的工作方式(Host/Master/Slave)。同时为现有采用80486处理器计算机系统的升级,提供了可借鉴的模型,具有广泛的应用前景。

关键字:PCI总线  AM80486  IP核 引用地址:一种高集成度基于PCI总线的AM80486 CPU设计与实现

上一篇:现场总线控制系统在火电厂的应用和前景
下一篇:CAN总线的通信错误与处理措施

推荐阅读最新更新时间:2024-05-02 22:21

PCI总线接口技术及其在高速数据采集系统中的应用
  数据采集是数字信号处理中非常重要的环节。对于不同的任务,数据采集要达到的技术指标也不相同。对于瞬态信号,雷达信号和图像处理都需要几MB/s甚至几十MB/s的超高速采集速率。目前用于PC机的数据采集卡大部分是基于ISA总线的,   这种结构的最大缺点是传输速率太低,不能实现数据的实现高速传输。PCI总线推出后,以其突出的性能备受计算机和通信业界的青睐,将取代以往的总线, 成为高档机及高性能工作站外部件的基石。PCI作为局部总线,一边与处理器和存储器总线接口;另一边为外设扩展提供了高速通道。33MHz、32位的PCI总线可以实现132MB/s的数据传输速率;64位的PCI总线性能加倍。开发以PCI总线为基础的数据采集设备是技术
[嵌入式]
基于PCI总线的无线电高度表测试系统
   0 引言   为了适应高科技条件下的现代战争,不仅要不断地提高战斗机的性能,而且对相应检测设备也提出了更高要求。先进测试技术的应用是战斗机维护修理的发展方向,是减少维修时间、提高装备完好率的重要手段。本文所设计的检测设备的技术高低对高度表的日常维护、检测起了决定性的作用。   本文对高度表的组成和工作原理进行分析,确定被测试项目。重点对被测参数进行分析,采用并行的开发模式。选择适合的工控机,设计相应的调理电路。软件用LabWindows/CVI语言,完成编辑、编译、连接、调试、仿真等开发。    1 高度表概述   本文所研究的无线电高度表(以下简称高度表)作为某型导弹纵向弹道控制的关键部件,其性能的好坏将直接影响着
[测试测量]
基于<font color='red'>PCI总线</font>的无线电高度表测试系统
基于EPLD技术的PCI总线接口设计
    摘要: 分析了PCI总线接口信号及时序,利用ALTERA公司的EPLD器件EPM7128设计和实现了PCI总线接口。     关键词: PCI总线 接口 EPLD器件 AHDL语言 PCI总线自其问世以来,以其诸多优点,在当今的计算机系统中得到了广泛应用,已经成为计算机设备的标准接口。本文在认真分析PCI总线的接口信号和接口时序的基础上,利用EPLD器件设计实现了PCI总线接口。由于EPLD器件支持在线编程,所以可以根据使用要求将PCI总线接口配置成即插即用和非即插即用两种形式,这种设计方式结构简单、集成度高,具有较高的实用价值。 1 PCI总线概述 局部总线特别是PCI总线的发展,打破了PC
[半导体设计/制造]
基于DSP与PC机的PCI总线高速数据传输
TMS320C6713是TI公司在TMS320C6711的基础上推出的C6000系列新一代浮点DSP芯片,它是目前为止C6000系列DSP芯片中性能最高的一种。TMS320C6713可在255MHz的时钟频率下实现1800MIPS/1350MFLOPS的定点和浮点运算,因而可极大地满足通信、雷达、数字电视等高科技领域对信号处理实时性的要求。同时其主机口(HPI)可灵活地和PCI总线控制器相连接。而PC机则可通过PCI总线控制器直接访问TMS320C6713的存储空间和外围设备,从而实现PC机与TMS320C6713之间的高速数据传输。     在TMS320C6713 DSP与PC机实现高速数据传输的方案中,可选用PLX公司的PC
[嵌入式]
基于磁盘阵列的全数字遥测记录系统的设计
  l 引 言   我国遥测记录设备经历了倍密度磁带机和旋转头磁带机两代产品,目前仍在使用。从记录原理上说他们皆属于模拟记录设备,在长期使用当中,已暴露出诸多缺陷:   (1)磁带耗材依赖进口,价格昂贵且记录容量小、重复使用率低、数据保存时间短。   (2)磁头和机械运带机构属精密加工器件,调校过程相当复杂,长期使用磨损严重,记录性能显著恶化,给设备维护带来极大不便。   随着计算机硬盘制造技术的飞速发展和数字存储技术的问世及不断应用,采用大容量高速硬盘记录模拟遥测信号的数字化记录设备DRS(Digital Record System) 已经出现,并成为遥测记录设备的换代产品,但设计上存在不足:   (1)数字
[单片机]
基于磁盘阵列的全数字遥测记录系统的设计
基于FPGA的USB接口IP核设计
摘要: 重点阐述了USB接口IP核关键模块的设计和验证,用VerilogHDL对USBIP核协议RTL级代码编写,对USB协议的数据流、传输等进行了深入的分析,在Xilinx ISE软件平台上进行了FPGA综合,并在Xilinx FPGA开发板上调试成功。通过在ModelSim6.0上仿真、ISE9.1上综合并在FPGA开发板上验证,最后采用0.35μm CMOS工艺实现版图设计,工作频率120 MHz,3.3 V电压时工作电流9mA,静态电流40μA。结果表明文中USB接口IP设计是可行的。 关键词: IP;通用串行总线;VerilogHDL;协议层;SIE USB(通用串行总线)作为一种外设连接技术,是计算机外设连接技术的重
[嵌入式]
基于cPCI总线的嵌入式遥测前端处理器系统设计
  遥测数据处理系统在航空、航天等军工试验领域有着广泛的应用。在航空飞行试验中.遥测数据处理系统为各类试飞测试数据的实时处理提供了手段和平台,试飞员、试飞指挥员及试飞工程师协同完成新机试飞必不可少的重要设施,是确保现代飞机试飞安全、提高试飞效率、缩短试飞周期、实现综合试飞的重要手段。   遥测数据处理系统中的核心设备——遥测前端处理器,技术上经历了从分立式、智能式到嵌入式的快速发展。我遥测前端处理器的研发经历了从引进、合作研制到完全自行研制的历程。   遥测前端处理器是一套嵌入式实时计算机系统,承担着遥测PCM数据的同步、分路、工程单位转换、数据计算、数据分配等实时处理任务。它和遥测系统管理服务器、工作站等设备通过网络联接
[嵌入式]
应用CPCI总线技术实现便携式电磁阀检测仪的设计
1. 前言 由于某型号电磁阀热真空试验需要出厂完成,在试验过程中需测试阀门响应特性,传统的测试设备体积无法满足运输需求,因此需要配备便于携带的电磁阀测试设备。 CompactPCI简称CPCI,中文又称紧凑型PCI,是国际PICMG协会于1994提出来的一种总线接口标准。它将VME密集坚固的封装和大型设备的极佳冷却效果以及PC廉价、易采用最新处理能力的芯片结合在一起,既保证了99.999%的高可靠度,又极大降低了硬件和软件开发成本。其整体机构紧凑,安装牢固,适应各种运输条件,可靠性高。各功能板采用CPCI总线的模块化结构,插拔十分安全方便,特别适合本系统的多种型号测试对象和多种测试工况的要求。 2. 设计要求 (1)要求
[模拟电子]
应用C<font color='red'>PCI总线</font>技术实现便携式电磁阀检测仪的设计
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved