PCI总线技术概论

发布者:EternalSmile最新更新时间:2012-12-10 来源: 21ic 关键字:PCI总线技术  ISA总线  总线速度 手机看文章 扫描二维码
随时随地手机看文章
各种PCI总线产品

经过几年的发展,PCI总线以其优越的电性能获得了业界的一致认可。同时利用PCI总线的电性能,结合不同的机械结构,产生了各种各样的总线。在此做一简要介绍:

CPCI总线:将PCI总线与欧规卡的机械结构相结合,具有抗振性能好、高可用性等优点,而且可以支持热插拔(Hot Swap)、后走线(Rear IO),目前在电信、军工、交通等领域正在得到广泛的应用。

PXI总线:在CPCI基础上加入同步时钟、触发等量测专用总线,在测量、控制领域正得到越来越多的应用。

PC104 Plus总线:将PCI总线与PC104板的机械结构相结合,具有效率高、维护量少、体积小型等特点,在各种嵌入式应用中很受欢迎。

另外还有笔记本电脑常用的PCMCIA总线、电信行业中最近配合CPCI使用的PMC等等,电特性都是PCI总线。

从1992年创立规范到如今,PCI总线已成为了事实上计算机的标准总线。由PCI总线构成的标准系统结构如图一所示。



PCI总线渐渐地取代了ISA总线。它有许多优点,比如即插即用(Plug and Play)、中断共享等。在这里我们对PCI总线做一个深入的介绍。[page]

从数据宽度上看,PCI总线有32bit、64bit之分;从总线速度上分,有33MHz、66MHz两种。目前流行的是32bit @ 33MHz,而64bit系统正在普及中。改良的PCI系统,PCI-X,最高可以达到64bit @ 133MHz,这样就可以得到超过1GB/s的数据传输速率。如果没有特殊说明,以下的讨论以32bit @ 33MHz为例。

一、基本概念

不同于ISA总线,PCI总线的地址总线与数据总线是分时复用的。这样做的好处是,一方面可以节省接插件的管脚数,另一方面便于实现突发数据传输。在做数据传输时,由一个PCI设备做发起者(主控,Initiator或Master),而另一个PCI设备做目标(从设备,Target或Slave)。总线上的所有时序的产生与控制,都由Master来发起。PCI总线在同一时刻只能供一对设备完成传输,这就要求有一个仲裁机构(Arbiter),来决定在谁有权力拿到总线的主控权。

32bit PCI系统的管脚按功能来分有以下几类:

系统控制: CLK,PCI时钟,上升沿有效
RST ,Reset信号
传输控制: FRAME#,标志传输开始与结束
IRDY#,Master可以传输数据的标志
DEVSEL#,当Slave发现自己被寻址时置低应答
TRDY#,Slave可以转输数据的标志
STOP#,Slave主动结束传输数据的信号
IDSEL,在即插即用系统启动时用于选中板卡的信号
地址与数据总线: AD[31::0],地址/数据分时复用总线
C/BE#[3::0],命今/字节使能信号
PAR,奇偶校验信号
仲裁号: REQ#,Master用来请求总线使用权的信号
GNT#,Arbiter允许Master得到总线使用权的信号
错误报告: PERR#,数据奇偶校验错
SERR#,系统奇偶校验错



当PCI总线进行操作时,发起者(Master)先置REQ#,当得到仲裁器(Arbiter)的许可时(GNT#),会将FRAME#置低,并在AD总线上放置Slave地址,同时C/BE#放置命令信号,说明接下来的传输类型。所有PCI总线上设备都需对此地址译码,被选中的设备要置DEVSEL#以声明自己被选中。然后当IRDY#与TRDY#都置低时,可以传输数据。当Master数据传输结束前,将FRAME#置高以标明只剩最后一组数据要传输,并在传完数据后放开IRDY#以释放总线控制权。

这里我们可以看出,PCI总线的传输是很高效的,发出一组地址后,理想状态下可以连续发数据,峰值速率为132MB/s。实际上,目前流行的33M@32bit北桥芯片一般可以做到100MB/s的连续传输。

二、即插即用的实现

所谓即插即用,是指当板卡插入系统时,系统会自动对板卡所需资源进行分配,如基地址、中断号等,并自动寻找相应的驱动程序。而不象旧的ISA板卡,需要进行复杂的手动配置。

实际的实现远比说起来要复杂。在PCI板卡中,有一组寄存器,叫"配置空间"(Configuration Space),用来存放基地址与内存地址,以及中断等信息。

以内存地址为例。当上电时,板卡从ROM里读取固定的值放到寄存器中,对应内存的地方放置的是需要分配的内存字节数等信息。操作系统要跟据这个信息分配内存,并在分配成功后把相应的寄存器中填入内存的起始地址。这样就不必手工设置开关来分配内存或基地址了。对于中断的分配也与此类似。 [page]



三、中断共享的实现

ISA卡的一个重要局限在于中断是独占的,而我们知道计算机的中断号只有16个,系统又用掉了一些,这样当有多块ISA卡要用中断时就会有问题了。

PCI总线的中断共享由硬件与软件两部分组成。

硬件上,采用电平触发的办法:中断信号在系统一侧用电阻接高,而要产生中断的板卡上利用三极管的集电极将信号拉低。这样不管有几块板产生中断,中断信号都是低;而只有当所有板卡的中断都得到处理后,中断信号才会回复高电平。(请参考图四所示电路)



软件上,采用中断链的方法:假设系统启动时,发现板卡A用了中断7,就会将中断7对应的内存区指向A卡对应的中断服务程序入口ISR_A;然后系统发现板卡B也用中断7,这时就会将中断7对应的内存区指向ISR_B,同时将ISR_B的结束指向ISR_A。以此类推,就会形成一个中断链。而当有中断发生时,系统跳转到中断7对应的内存,也就是ISR_B。ISR_B就要检查是不是B卡的中断,如果是,要处理,并将板卡上的拉低电路放开;如果不是,则呼叫ISR_A。这样就完成了中断的共享。



通过以上讨论,我们不难看出,PCI总线有着极大的的优势。而近年来的市场情况也证实了这一点。凌华公司推出了从高端到低端全系统PCI总线数据采集卡,充分利用了PCI总线的这些优点,必将给您的工作带来很大的便利。
关键字:PCI总线技术  ISA总线  总线速度 引用地址:PCI总线技术概论

上一篇:CAN转串口/CAN总线转RS-232 CAN总线转RS-485
下一篇:开放式现场总线CC-Link 综述

推荐阅读最新更新时间:2024-05-02 22:28

PCI Express总线技术白皮书
1.1 PCI Express总线的起源和现状 2001年春季的IDF上Intel正式公布PCI Express,是取代PCI总线的第三代I\O技术,也称为3GIO。该总线的规范由Intel支持的AWG(Arapahoe Working Group)负责制定。2002 年4月17日,AWG正式宣布3GIO 1.0规范草稿制定完毕,并移交PCI-SIG进行审核。开始的时候大家都以为它会被命名为Serial PCI(受到串行ATA的影响),但最后却被正式命名为PCI Express。2006年正式推出Spec2.0(2.0规范)。 PCI Express总线技术的演进过程,实际上是计算系统I\O接口速率演进的过程。PC
[模拟电子]
<font color='red'>PCI</font> Express<font color='red'>总线技术</font>白皮书
基于ISA总线的ADC板卡设计
摘要:以AD574为A/D转换核心,研制了基于ISA总线的32通道12位ADC板卡,并给出硬件电路和软件流程。 关键词:AD574 A/D转换 ISA总线 1 引言 模数转换器是工业测量和控制系统中数据采集子系统的重要部件,它是测控现场的模拟信号源与数字计算机之间的接口,其任务是把现场中连续变化的被测信号转换成离散信号,再由工控计算机作进一步的数据处理。这就要求系统将所采集的模拟数据信号尽可能真实地、不失真地显示给控制人员,为此,笔者研制了基于ISA总线的A/D转换板卡。该板卡以AD574为A/D转换核心,在ISA总线技术的基础上,利用较少的外围元件来实现多通道、高精度的A/D转换。该板卡具有32路单端信号输入,电压范围为0
[应用]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved