为5V 1-Wire从器件提供过压保护

• 对1-Wire总线形成非常低的负载
• 不妨碍1-Wire EPROM编程
• 适当保护5V 1-Wire器件
• 维持完整的通信信号幅值

此外，最好采用常用的低成本元件构建保护电路

基本原理图2所示为非常简单的保护电路。齐纳二极管U1限制Q1的栅极电压，R1限制通过U1的电流。Q1为n沟道MOSFET，配制成源极跟随器，栅极电压减去一个小的偏移电压后达到1-Wire从器件的IO电压。为维持完整的通信信号幅值，偏移电压应尽可能低。具有负偏压的耗尽型MOSFET非常适合这一应用。对Supertex® DN3135进行测试，测得其偏压为-1.84V (数据资料参数VGS(OFF))。由此，要求栅极电压VG为3.16V，决定了U1的门限电压。


图2. 保护电路原理图

不幸的是，晶体管的偏移电压随器件、温度的不同而变化。“-1.84V”电压可能变化成-3.5V至室温下-1.5V之间的任何值。这种变化使得很难找到合适的齐纳二极管。此外，低压齐纳二极管指标通常为5mA下的指标，该电流将会影响1-Wire EPROM的编程电压。例如，如果工作于100µA，压降则远远低于规定门限。此时，可能选择并联型基准(与齐纳二极管非常相似)更合适，可以在电流非常小的条件下达到门限电压。例如，3.3V供电的MaximLM4040，只需67µA电流就能可靠地达到反向击穿电压。根据1-Wire总线在5V时达到67µA电流的要求，可计算得到：R1 = (5V - 3.3V)/67µA = 25.4kΩ。1-Wire总线上大约10个从器件消耗的电流为67µA，这是1-Wire主控器件(例如DS2480B)可以接受的。现在，我们检查12V编程脉冲器件通过R1的电流：

I(R1) = (12V - 3.3V)/25.4kΩ = 343µA

(式1)

1-Wire EPROM的编程电流规定为10mA。额外增加1/3mA的负载不会产生任何问题。因此，图2所示电路在MOSFET偏移电压接近-1.8V时能够工作，但并不保证如此。实际应用中，最好提供可调节门限的保护电路。

利用电流源实现可调节门限

IOUT = 0.617/REXT(Ω) + 15µA

(式2)

式中，REXT = 10kΩ，REXT并联内部48kΩ电阻，根据PSSI2021SAY数据资料，典型电流为(61.7 + 15)µA = 76.7µA。输出电流在一定程度上取决于供电电压VS，尤其供电电压小于5V的条件下。测试中，3.75V下，电流达到了76.7µA。12V时，电流为94µA。由于芯片设计简单，这种结果也在接受范围之内。[page]

采用REXT = 10kΩ、R1 = 39kΩ，对图4所示电路进行测试。1-Wire适配器为Maxim的DS9097U-E25。图5和图6所示为1-Wire适配器信号(顶部曲线)和受保护从器件的信号(下部曲线)。编程脉冲(图6)在受保护从器件上引起±3V尖峰，持续时间约为10µs。编程脉冲期间，受保护从器件的电压升至6V，可能存在潜在危险。


图5. 通信波形：适配器(上部)、受保护从器件(下部)。图4所示电路未造成1-Wire信号失真。


图6. 编程脉冲：适配器(上部)、受保护从器件(下部)。

PSSI2021SAY的缺点是消耗的电源电流相当高。12V时，包括IOUT的15µA，电流高达370µA。除了可调节功能，采用PSSI2021SAY电路并不比图2方案更好。

基于带隙基准和分立电流源实现可调门限

PSSI2021SAY数据资料介绍了电路的基本原理，主要缺点是其内部基准电压，该基准由两个串联二极管的正向导通电压提供。如果使用带隙基准代替正偏二极管，可以获得更好的性能。图7所示电路等效于PSSI2021SAY，耗流更小，一旦带隙基准达到其正常工作电流，电流几乎与电压无关。


图7. 带有带隙基准的保护电路

晶体管Q2、带隙基准U1及电阻R2、R3代替PSSI2021SAY。R3选择100kΩ，带隙基准在IO为2.2V时达到其最小工作电流。IO为5V时，流过U1的电流为38µA；IO电压为12V时，电流为108µA。

根据基尔霍夫定律，可以得到以下关系式：

VBG = IE × R2 + VEB

(式3)

对于通用pnp晶体管，例如2N3906，VEB在室温及低集电极电流下的典型值为0.6V。已知VBG为1.235V，所以该式可分解为：

R2 = (VBG - VEB)/IE = (1.235V - 0.6V)/IE = 0.635V/IE

(式4)

为了达到与PSSI2021SAY电路相同的标称电流(76.7µA)，计算得到R2为8.2kΩ。Q1与图2相同时，VG必须为3.2V。忽略Q2的基极电流，IC等于IE。可计算R1：

R1 = VG/IC = 3.2V/76.7µA = 41.7kΩ

(式5)

为降低1-Wire主控的总体负载，需降低电流源的输出电流，将R1和R2增大4倍(R2 = 33kΩ，R1 = 160kΩ)，使电流降至19µA，形成的最大栅极电压为3.08V。实际应用中，需要调节R1，以补偿MOSFET的VGS(OFF)容差。如果1- Wire从器件的电压严格匹配V(IO)，则认为找到了合适的数值。

用National Semiconductor®的LM385代替Linear Technology®的LT1004 (市场上不常见)，对图7电路进行测试。1-Wire适配器为Maxim DS9097U-E25。图8和图9所示为1-Wire适配器信号(上部曲线)和受保护从器件的信号(下部曲线)。编程脉冲(图9)在从器件上产生约10µs的尖峰(2V上升，1.5V下降)。该电路与图4相比，能够获得更好的性能。编程脉冲期间，受保护从器件的电压仅上升至5V电平。[page]


图8. 没有C1时的通信波形：适配器信号(上部)、受保护从器件(下部)。


图9. 没有C1时的编程脉冲：适配器信号(上部)、受保护从器件(下部)。

为了减小编程脉冲引起的尖峰，安装100pF C1。图10和图11为测试结果。通信波形发生轻微失真。尖峰幅值减小(1.4V上升，1.2V下降)。相对于图9，电压不会低于3V。Q1源极至GND之间的5.1V低功耗齐纳二极管，例如BZX84，可箝位上升尖峰，但不影响下降尖峰。


图10. 安装C1时的通信波形：适配器信号(上部)、受保护从器件(下部)。


图11. 安装C1。编程脉冲：适配器信号(下部)、受保护从器件(上部)。

保护门限

图7电路可承受的IO与GND之间的最大电压由以下因素决定：

• U1的最大安全电流
• Q2的VCE击穿电压
• Q1的VGD和VDS击穿电压

LT1004 (U1)的最大电流为20mA，2N3906 (Q2)的击穿电压为40V，Q1击穿电压为350V。受限制的元件为Q2。40V时，通过U1的电流为143µA，远远低于20mA限值。

总结

如果能够保护5V器件不受编程脉冲的冲击，则可以在同一总线上使用1-Wire EPROM和5V 1-Wire器件。图2所示简单保护电路一定条件下可以起到保护作用，但MOSFET的栅极至源极关断电压的变化范围很宽，所以并非最佳选择，需要采用“匹配”的晶体管和并联基准。图4所示电路可调节补偿MOSFET的容限，但对1-Wire主控器件形成了较大负载。由于PSSI2021SAY耐压高达75V，该电路具有高达75V的保护能力。图7所示电路的功能类似于图4，但可获得更好的性能，对1-Wire主控器件形成的负载也低得多。其保护电压为40V，受限于Q2。通过选择具有较高VCE击穿电压的晶体管，可提高保护水平。