基于DDS驱动PLL结构的Ka波段频率综合器

发布者:诗意世界最新更新时间:2015-01-21 来源: eefocus关键字:频率源  DDS  PLL  相位噪声 手机看文章 扫描二维码
随时随地手机看文章

1 引言

毫米波系统在雷达与制导、电子对抗、毫米波通信、遥感遥测等领域中有广泛的应用。作为毫米波系统的关键部件-毫米波频率源,它性能的好坏直接影响着系统的整体性能。直接式频率合成是获得高性能毫米波频率源的一个重要方式,但是它体积大、设备复杂、杂散也较大。数字锁相集成器件出现以来,锁相式频率合成器得到迅速发展,但是当需要窄频率步进时,环路带宽需要降低,致使锁定时间变长,不能满足快速跳频的要求。DDS的出现恰好可以弥补这一缺陷,但是它输出频率上限太低,宽带杂散大。在实际的应用中,可以采用上述几种方法相结合的方式,来弥补单独应用某种方式所具有的局限性。本文即根据毫米波雷达对频率源的要求,选用用DDS 和混频 PLL相结合的方式,实现高分辨率、低杂散信号输出。

 

2  系统方案

本文需设计一频率分辨率优于1MHz,相位噪声优于-85dBc/Hz@1KHz, 优于-90dBc/Hz@10KHz;杂散抑制优于55dBc,跳频时间优于50微秒的毫米波频率源.采用“X波段频综+毫米波四倍频”方案。对X 波段频综的相噪要求即提升为-97dBc/Hz@10kHz, -102dBc/Hz@10kHz,频率步进为0.25MHz,带内杂散<-67dBc.为了实现较高的X波段频综指标,我们将DDS和锁相环结合起来,取DDS和锁相环长处,避其短处。引入DDS,并由其高频率分辨率,高频率转化速度特性来保证系统的高分辨率、捷变频。同时采用将DDS 输出 信号与DDS参考时钟信号上变频方案和在反馈支路中引入混频器的混频锁相环结构来减小环路总分频比,实现系统的低相位噪声性能,对DDS频率、参考分频比和环路分频比的三重调节,回避了大杂散的DDS频点。

 

系统方案如下图1所示。

 

图1  频率综合器的系统方案图

 

 

3  电路设计

3.1  DDS及PLL电路设计

DDS电路部分选用AD9858芯片,它是一种性能优良的DDS器件,由一个低功耗DDS内核,一个32位相位累加器,14位相位失调调整电路和一个1 GSPS 10位DAC组成。这种新型的DDS在以1 GHz内部时钟速率驱动时能直接产生高达400MHz的频率。并且其32位控制字能提供0.233Hz的调频分辨率。根据本电路的指标要求,采用100M参考晶振信号3倍频后驱动AD9858,选择杂散性能较好的53-58MHz频段输出,再与300M晶振信号上变频后送入PLL环路。

 

PLL模块在本电路设计中尤为重要.我们采用ADF4153锁相环芯片。对于ADF4153来说,用于计算输出频率的参数有输入参考时钟频率、反馈分频值(即N Divider寄存器中的IN T值和FRAC值) 、参考频率分频值(即R Divider寄存器中的R值和MOD值) 和参考频率倍频值(即控制寄存器中的D值) 。计算公式如下:

RFout = FPFD×( INT +( FRAC/MOD )  (1)

FPFD = REFin ×(1 +D) /R            (2)

 

其中, RFout 是VCO的输出信号频率;REFin是输入ADF4153的参考时钟频率;MOD为分辨率系数,值的范围2~4095; IN T为所设反馈分频值的整数部分,值的范围31~511; FRAC为所设反馈分频值的小数部分,值的范围0~MOD; D为输入参考频率倍频值, R为参考频率分频系数,值的范围1~15。因为DDS输出信号与300M信号上变频后超过了ADF4153参考输入频率的上限,所以选用了单独的数字分频器HMC394,故将4153内的R置为1,D置为0。同时为了获得较好的杂散性能,本设计采用整数分频,故将FRAC置为0,MOD置为2。

 

环路滤波器的实现较为容易.选用三阶无源环路滤波器设计实现。由于本电路的分辨率由DDS控制实现,所以可以将PLL的鉴相频率适当取高,综合考虑频率调节, 鉴相频率中心值取为20MHz,同时结合器件及工程经验,环路带宽取为500KHz左右,相位余量初始值设定为48度.经ADIsimPLL软件可方便得计算出环路滤波器各元器件的参数。

 

由于采用混频锁相环,9.6G本振信号与VCO输出8.7-8.8GHz信号相混频得800-900M中频信号,所以环路实际上锁定的是800-900M的信号.锁相环电路仿真结果如下图2示。[page]

 

图2  相位噪声仿真图

由图2可见,仿真相噪结果优于设计值。

 

3.2  微波倍频链路的设计

由于采用了混频锁相环结构,所以需要设计9.6GHz的微波倍频链路。如图1可见首先将100MHz 高频谱纯度晶振信号3倍频到300MHz,滤波放大后功分三路,一路作DDS参考时钟,一路作DDS上变频的本振信号,剩下一路经2*16倍频链到9.6GHz,滤波放大后做混频器MIX2的射频输入.为了保持信号相噪不产生较大恶化,在倍频链电路设计过程中,我们一是选择好性能合适的器件,二是合理设计信号功率电平,不出现低功率点,否则附加噪声引入的相噪将可能占主导地位。

 

由于600MHz信号 16 倍频到 9.6GHz后要加滤波器对其谐波及杂散进行滤除。所以选用3阶微带发夹型滤波器滤波器进行滤波。

 

3.3  X波段功分器设计

由图1可见,VCO输出信号,一路送入到毫米波倍频,另一路则是为PLL提供混频所需要的本振信号,所以需要设计8.7GHz-8.8GHz功分器。其仿真模型及仿真结果如图3,图4所示。由仿真结果可见,该功分器较好地完成了设计任务。

 

图3  功分器的仿真模型

图4  功分器的仿真结果

 

3.4  毫米波4倍频电路设计

毫米波4倍频链路部分,选用毫米波四倍频器和单片放大器放大后输出。

 

3.5  电路布板

整体上,腔体上下双面布板,腔体正面为锁相环、DDS、电源及控制电路,背面为9.6GHz倍频链、毫米波部分。为了防止各功能模块之间的信号相互干扰,正背面腔体均分腔隔离设计。

 

4  结论

本文介绍了一种Ka波段频率源的方案和电路仿真设计,该频率源将 DDS 和混频锁相环结合起来,取长补短,使整个系统具有窄步进,捷变频,低相噪,低杂散的特性。

关键字:频率源  DDS  PLL  相位噪声 引用地址:基于DDS驱动PLL结构的Ka波段频率综合器

上一篇:Ka波段单脉冲平面和差网络和天线的研究
下一篇:Ka波段串馈微带谐振式全向天线的设计与实现

推荐阅读最新更新时间:2024-05-02 23:27

基于DDS芯片AD9833的音源发生器设计
在2008年浙江省大学生 电子 设计竞赛中,有一个题目是“音乐演奏器设计”,要求用12个键盘演奏音乐,其中有一个关于音阶的技术指标要求频率误差小于±0.1%。本题目的关键在于产生一个高精度的音源。一般采用的 单片机 定时器中断产生信号的方法勉强能达到这个要求。本题目有一个音阶对应频率的附表,描述了各音阶对应频率的精确值,如音阶6频率为739.99 Hz,采用51系列 单片机 定时器中断方法无法达到该表数据所描述频率精度要求。而采用DDS技术,则能达到这一频率精度的要求。与采用51单片机定时器产生的信号相比,通过DDS产生的音阶信号除了频率精度高的优点外,产生的是正弦波,具有“纯”音的特点,听觉效果较好。基于上述原因,采用DDS+M
[模拟电子]
基于<font color='red'>DDS</font>芯片AD9833的音源发生器设计
dds正弦波信号发生器
在数字信号处理器飞速发展的今天,微处理器的应用已主领着电子技术领域的潮流,先进的数字信号处理技术,能实现各种复杂的功能。对正弦波信号发生器而言,数字DDS技术的诞生,使波形发生器技术有了进一步的飞跃。就数字DDS波形发生器和模拟振荡器对比而言,具有输出频率精度高,波形失真小,可由单片机或DSP微处理器对其进行通讯控制其输出频率,从而实现用数控方式来精确控制其输出频率,以适应高精度仪表或智能化系统信号发生器应用,从而克服传统方式通过模拟振荡带来的频率调整分辨率低,稳定性较差,无法实现和微处理器接口的智能化的缺点。基于该芯片能实现很宽范围的输出频率和可输出任何波形的特点。本文以DDS技术,介绍一种宽范围正弦波发生器的芯片。 数字频率
[模拟电子]
<font color='red'>dds</font>正弦波信号发生器
基于DDS理论的多模式多波形雷达信号源设计
  雷达信号源的设计在雷达测试中有着非常重要的作用。DDS在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等方面都远远超过了传统频率合成技术所能达到的水平,为系统提供了优于模拟信号源的性能。   FPGA具有集成度高、通用性好、设计灵活、编程方便等诸多优点,因此采用AD9854和FPGA来设计雷达信号源。   1 系统方案概述   根据雷达信号源系统设计的要求,总体框图如图1所示。      该系统主要由FPGA时序控制部分、AD9854频率合成部分、波形存储三部分组成。在此重点阐述FPGA设计和AD9854硬件设计两部分。   系统的主体部分主要由高速数字逻辑时序控制模块(FPGA)
[电源管理]
基于<font color='red'>DDS</font>理论的多模式多波形雷达信号源设计
基于DDS与MCU的运算放大器参数测量系统设计
引言 在现代科研机构电路设计、大专院校的电子系统教学中,集成运算放大器作为信号处理的基本器件,应用非常广泛,准确的掌握集成运放的参数是进行电子系统设计的基本前提。为了方便用户准确掌握手中运放的各项参数,本文提供了一种采用可编程DDS芯片和MCU的测量系统,可自动测量集成运放的5项基本参数,以小液晶屏显示测量结果,并可根据需要打印测量的结果,与现有的BJ3195等昂贵测试仪相比,该测量系统功能精简、操作智能化、人机接口友好。 系统总体设计 系统框图如图1所示。系统以SPCE061单片机为控制核心,采用主从结构,从单片机负责外围的液晶显示、打印、语音提示等功能。主单片机负责接收红外键盘的输入信息,根据当前用户输入
[单片机]
基于<font color='red'>DDS</font>与MCU的运算放大器参数测量系统设计
基于DDS的多路任意波形发生器的设计与实现
本文采用单片机控制DDS专用芯片(AD9854)设计了信号发生器。以AD9854芯片为核心,详细分析了该信号发生器的系统结构、软硬件设计和具体电路实现,并介绍了使用单片机STC12LE5A56S2对AD9854的控制方法。信号发生器利用计算机串口通信技术,使用上位机通过串口对下位机控制,通过人机交互的控制方法产生正弦单频信号、扫频信号、FSK调制信号等波形。本信号发生器的优点是硬件电路简单,软件功能完善,人机界面友好,控制方便,性价比较高等特点,具有一定的使用和参考价值。 任意波形发生器是一种常用信号源,是现代电子测试领域内应用最为广泛的常用仪器之一,广泛用于电子电路、通信、雷达、导航、宇航等领域。输出信号的灵活性使之成为系统综合测
[单片机]
基于<font color='red'>DDS</font>的多路任意波形发生器的设计与实现
基于DDS技术的声纳信号模拟器
近年来随着海洋开发和海军技术的发燕尾服,声纳设备的研究越来越受重视。但是由于水声设备试验通常需要适宜的水声环境,例如消声水池、湖泊或海洋等,因而试验的复杂性和成本都较高。为了能在普通实验室环境中模拟目标回波信号,需要针对各种声纳设备的要求设计专用的声纳信号模拟器。 1 声纳信号模拟器的基本原理 1.1 波束形成原理简介 本文旨在研制适用于某种高分辨率成像声信号模拟器。该成像声纳接收声基阵采用48元等间隔线阵,工作频率800kHz,作用距离0.5~25米,角度分辨率为0.35°。成像声纳对接收基阵信号进行波束形成,从而实现声图像的获取。声纳波束形成的基本原理如图1所示。   图1是远场时等间隔线阵接收回波信号的示意图。入射声波
[模拟电子]
CPLD实现DDS正弦信号发生器设计
  本文实现了DDS 正弦信号 的发生,限于CPLD的128宏单元不够用也不知道怎么优化,后来就干脆把按键、频率显示、频率控制字交给单片机控制产生,再由单片机讲频率控制字传送给CPLD,这样就实现了频率的控制。最终产生的正弦信号频率范围为1HZ~30KHZ,频率可步进1HZ也可通过单片机预置,也可以自动扫频信号。起先出来的频最大误差达到2HZ多,觉得不对劲出来的频率应该很精确不会有这么大的误差,后来发现原来是晶振不准有点误差,后来经程序修改使输出最大频率误差在0.1HZ以内,经过这几天的努力总算感到了一点的欣慰。   这是VHDL顶层模块:   这是当k=001111111111111时的仿真波形:   单片机控制6
[单片机]
CPLD实现<font color='red'>DDS</font>正弦信号发生器设计
ARM7单片机(学习ing)—(KZ)、PLL(锁相环)—01
找了半天还是没有找到关于Proteus仿真LPC2106的频率设置~~ 还有就是暂时还看不懂Startup.s~~ 所以不知道它是怎么设置的~~ 不过这里先整理一下PLL~~ PLL(锁相环): 寄存器描述: a、PLLCON寄存器(PLLCON—0X301FC080) b、PLLCFG寄存器(PLLCFG—0XE01FC084) c、PLLSTAT寄存器(PLLSTAT—0XE01FC088) d、PLLFEED寄存器(PLLFEED—0XE01FC08C) PLL中断 PLLSTAT寄存器中的PLOCK位连接到中断控制器。这样可以使用软件打开PLL并连接到其它功能,不需要等待PLL锁定。
[单片机]
ARM7单片机(学习ing)—(KZ)、<font color='red'>PLL</font>(锁相环)—01
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
随便看看
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved