基于FPGA的模糊控制交通灯控制方案设计

发布者:Xinmei最新更新时间:2016-10-13 来源: e-works关键字:FPGA  模糊控制  交通灯控制 手机看文章 扫描二维码
随时随地手机看文章
1 概述

    为了解决城市交通拥挤的问题,需要从供求两个方面来采取措施:一是加强城市道路的基础建设,二是要充分利用、提高现有路网的利用效率。目前,国内的城市交通灯大多数都是采用固定的绿信比(一个信号相位的有效绿灯时长与周期时长之比),不能满足交叉路口车辆的时变性要求。

    模糊控制技术作为智能控制的重要分支之一,它的最大特点是针对各类具有非线性、强耦合、不确定性、时变的多变量复杂系统,在各个控制领域中得到广泛的应用,并取得良好的控制效果。在城市道路中存在大量的平面交叉路口,交叉路口一般可以分成十字形、X形、T行、Y行和多路交叉形,本文以十字形交叉路口作为研究对象。

    在平面交叉路口上某一支或者几支交通流所获得的通行权称为信号权,简称相位。一个周期内有几个信号相位,则称该信号系统为几相位系统。本文以双向6车道4相位系统为例。第1相位东西方向交通流直行,第2相位东西方向交通流左转,第3相位南北方向交通流直行,第4相位南北方向交通流左转,所有右转方向交通流不予控制。其交通运行图如图1所示。

  

图1 4相位交通运行图

2 模糊控制器的设计

    模糊控制器通常包括模糊化接口、数据库、规则库、模糊推理机和解模糊接口5部分,如图2所示。

  

图2 模糊控制器的组成

    2.1 隶属度函数

    为了完成输入的模糊化,必须知道输入精确值对模糊化的隶属度函数,如取7个,即PL(正大)、PM(正中)、PS(正小)、ZE(零)、NS(负小)、NM(负中)、NL(负大)。在精度要求比较高的情况下可以采用正态分布,一般情况下可取三角形或者梯形,本文采用三角形的隶属度函数。

    在红灯期间,取线圈感应取为100 m,车身及车距平均距离取5 m,将测得的车辆排队长度P看作模糊变量。其论域为:

    P={1,3,5,7,9,11,13,15,17,19,21}

    取7个语言值,其赋值表如表1所列。

    

表1 P赋值表

    当前相位车队长度与下一相位的车队长度之差Q作为绿灯延迟的修正值。其论域为:

    Q={-12,-9,-6,3,0,3,6,9,12}

    取7个语言值,其赋值表如表2所列。

 

表2 Q赋值表

    一般情况下,为了避免车辆来不及通过,绿灯时间不低于20 s;为了避免车辆等待时间太长,绿灯时间不超过60 s。绿灯的追加时间看作模糊量g。总的追加时间的论域为:

    T={4,8,12,16,20,24,28,32,36}

    取7个语言值,其赋值表如表3所列。

  

表3 T赋值表
 

    2.2 车辆检测器

    采用环形线圈式,金属线圈埋在地下,构成LC振荡回路。受车身铁磁材料的影响,电感量发生变化,根据电感不同可知车辆通过时的脉冲,从而推算出车辆通过的频率。

    2.3 控制器的设计

    本文采用二维模糊控制器,二维指的是模糊控制器的输入变量有两个,而控制器的输出只有一个。这类模糊规则的一般形式为:

    IF X1 IS Ai AND X2 IS Bi THEN Y IS Ci

    由控制规则得到模糊控制规则表,如表4所列。

  

表4 模糊控制规则表

3 模糊控制的FPGA实现

    3.1 Spartan3A/3AN介绍

    FPGA具有性能好、规模大、可重复编程、开发投资小等优点,在现代电子产品中应用得越来越广。使用Xilinx的Spartan3A/3AN FPGA时,ISE是必备的设计工具。它可以完成开发的全部流程,包括设计输入、仿真、综合、布局布线、生成BIT下载文件、配置和在线调试等[4]。本文采用EElements ISE Development Kit开发套件和ISE10.1软件设计工具,建立模糊控制交通灯系统工程,如图3所示。

  

图3 模糊控制交通灯系统工程图

    3.2 系统的整体结构及软件设计

    系统生成的RTL如图4所示。该系统主要由数据采集模块、模糊推理模块、分频模块、计数器模块、状态机控制模块和显示模块组成。数据采集模块主要是采集当前相位的车流量和下一相位的车流量;模糊推理模块对采集到的数据进行计算,并确定当前交叉口的通行情况(包括4个相位的通行与禁止、通行的准确时间);分频模块将系统提供的40 MHz的频率进行分频得到1 Hz;计数器将模糊推理模块得到的具体数据实现减1计数,并通过7段数码管显示。

  

图4 系统生成的RTL
 

    对于模糊决策部分,其中每一条模糊条件语句都决定一个模糊关系。

    例如:if P=P1 and Q=Q2,then T=T2所决定的模糊关系可以按下式计算:

  


    根据所有的组合以及按式(2)和式(3)可求得绿灯延时,加上绿灯基本延时最终可确定当前相位的绿灯总时间,然后建立控制查询表,编写VHDL描述语言。

    3.3 模糊控制交通灯硬件实现

    BIT文件由FPGA综合实现工具产生,用于配置FPGA,JTAG边界扫描链的每一个FPGA需要一个BIT文件。使用电缆下载配置文件到PROM时,主要工作过程是启动iMPACT,在文件模式中用PROM Formatter把BIT文件转为MCS/EXO格式的PROM文件,然后在配置模式中初始化边界扫描链,接着就可以下载配置文件了,如图5所示。

   

图5 下载配置文件

    以上设计已经编程完毕并且完成验证,开发板Spartan3A/3AN已经可以工作。由7个按键模拟输入,输入数据不同,数码管根据模糊控制判决得出不同的数据显示,状态控制器得出当前状态,并用LED灯来直观显示,如图6所示。

   

图6 硬件实现

结语

    本文提出一种智能交通灯模糊控制的方法,利用FPGA的优势以及其软硬件协同工作带来的便利,将智能交通灯控制在FPGA上实现。由硬件实现可以看出,它能根据采集到的当前相位车流量和当前相位与下一相位车流量之差,由模糊控制器按一定的规则实时决定当前相位绿灯延时时间,从而达到最大程度的通行量。

关键字:FPGA  模糊控制  交通灯控制 引用地址:基于FPGA的模糊控制交通灯控制方案设计

上一篇:基于运动控制卡的多轴机床控制系统
下一篇:经济型数控系统的性能分析

推荐阅读最新更新时间:2024-05-03 00:44

大容量高速率FPGA产品测试综合方案
  现在FPGA的一个发展趋势是把CPU、MCU集成进来,甚至在FPGA内部实现片上系统都是可能的,这对FPGA的门数、时钟速率,功耗都提出了很高的要求。同时,这些变化对测试企业也是一种潜在的挑战。   从不同层面考量解决方案   按照现在FPGA的发展状况,单纯靠软件的方法,是无法做好产品检测的,要把软件与硬件结合起来。   一是大容量。现在百万门级FPGA的应用已经很多了。对设计工程人员来说,门数的增多必然会对设计提出更高的要求。比如在FPGA不同模块进行拼接合成的过程中,必然会遇到模块与模块之间的接口问题,而传统的仿真、测试仅限于模块内部或模块自身,涉及模块与模块之间的协同问题,往往是实时信号,无法用静态的仿真工具体现出来
[测试测量]
如何使用自带外设IP让ARM PS访问FPGA
  本文为玩转赛灵思Zedboard开发板(4):如何使用自带外设IP让ARM PS访问FPGA?,内容精彩,敬请对电子发烧友网保持密切关注。本文的目的是使用XPS为ARM PS 处理系统添加额外的IP。从IP Catalog 标签添加GPIO,并与ZedBoard板子上的8个LED灯相连。当系统建立完后,产生bitstream,并对外设进行测试。本文给出流水灯实现过程 的详细步骤截图。更多赛灵思(Xilinx)Zedboard基础知识、相关手册以及应用实例将陆续推出,以飨读者,敬请期待。【本文的完整工程文件下载:见本文最后。】   硬件平台:Digilent ZedBoard;开发环境:Windows XP 32 bit;软
[单片机]
如何使用自带外设IP让ARM PS访问<font color='red'>FPGA</font>?
基于ADSP-TS201S的多DSP并行系统设计
0 引言 在宽带雷达信号处理中,存在诸如回波采样率高、脉冲压缩(匹配滤波)运算量大、处理流程复杂、实时高分辨目标检测困难等一系列问题。针对这些问题,采用通 用计算机平台难以应对运算量大和实时性等高要求,因此,需采用专用的数字信号处理器(DSP)来进行高速运算。尽管当前的数字信号处理器已达到较高水平, 但单片DSP芯片的处理能力还是不能满足宽带雷达的性能要求,需要引入并行处理技术,在本设计中使用4片DSP芯片组成并行处理系统。另外,为充分发挥 DSP芯片在复杂算法处理上的优势及FPGA在大数据量的底层算法上的优势,设计了一种基于FPGA控制的多DSP并行处理系统。 1 系统设计 基于FPGA控制的多DSP并行处理系统的
[嵌入式]
英特尔和Altera在嵌入式展上发布专为AI打造的边缘和FPGA产品
全新的边缘优化处理器和FPGA在零售、工业和医疗保健等边缘计算市场中推动AI无处不在 今天,英特尔及其子公司Altera在嵌入式展(Embedded World)上,宣布推出全新边缘优化处理器、FPGA以及市场就绪的可编程解决方案,致力于将强大的AI功能扩展到边缘计算。这些产品将为适用于零售、医疗保健、工业、汽车等行业的人工智能边缘设备提供动力。 英特尔公司副总裁兼网络与边缘解决方案事业部总经理Dan Rodriguez表示,“下一代英特尔边缘优化处理器与独立GPU,可发挥强大AI功能,从而助力企业将AI与计算、媒体和图形工作负载更加无缝地结合。从制造业到医疗保健行业,英特尔凭借其丰富的边缘AI经验,及边缘就绪芯片
[网络通信]
英特尔和Altera在嵌入式展上发布专为AI打造的边缘和<font color='red'>FPGA</font>产品
采用基于FPGA的SoC进行数字显示系统设计
        系统级芯片(SoC)可采用现场可编程门阵列( FPGA )或专用集成电路(ASIC)两种方式实现。目前业界通常将处理器、逻辑单元和存储器等系统嵌入FPGA中构成灵活的SoC解决方案,本文以Virtex-II系列Platform FPGA为例,说明采用FPGA方案进行数字显示系统设计所具有的灵活、快速和低成本等特性。 系统级芯片(SoC)解决方案被誉为半导体业最重要的发展之一,目前,从数字手机和数字电视等消费类电子产品到高端通信LAN/WAN设备中,这一器件随处可见。过去,为了创建此类嵌入式系统,设计工程师不得不在处理器、逻辑单元和存储器等三种硬件中进行选择,而现在这些器件已合并为单一的SoC解决方案。
[嵌入式]
贸泽供货基于Intel Cyclone V FPGA 的Terasic DE10-Nano套件
电子网消息,专注于新产品引入 (NPI) 与推动创新的领先分销商贸泽电子 (Mouser Electronics) 宣布即日起备货Terasic Technologies的DE10-Nano开发套件。DE10-Nano 套件为Intel® FPGA 设计解决方案网络的铂金成员,是基于Intel片上系统 (SoC) FPGA的强大硬件设计平台,在用户可定制的器件中同时集成了处理器、多个外设和FPGA体系结构。 贸泽电子备货的这款Terasic DE10-Nano套件采用28 nm Intel Cyclone® V SoC FPGA,此FPGA集成了双核ARM® Cortex®-A9 嵌入式内核及业界领先的可编程逻辑,大大提升了设
[半导体设计/制造]
基于DSP的风电场电能质量监测装置研究设计
  随着全世界新能源风力发电的大力发展,电能质量的监测成为风电场的研究热点。风电场电能质量问题可以分为稳态电能质量与暂态电能质量问题。暂态电能质量问题通常以频谱和持续时间为特征,分为脉冲暂态和振荡暂态两大类,其主要表现形式有:电压脉冲、浪涌、暂态振荡、电压跌落、毛刺或尖峰、电压突起、电压中断及电压短时闪变等,被普遍接受的主要性能指标有电压短时变动(上升、下降、中断)、电磁暂态(脉冲、振荡)。   为了满足电能质量监测的实时性、高速性和连续性,本文选用高速数字信号处理器DSP和复杂可编程逻辑器件FPGA实现了采样和数据分析同步进行,达到了同步不间断地监测电能质量的目的,并采用CAN总线通信方式与远方控制中心通信,使分析的数据结果可
[嵌入式]
基于DSP的风电场电能质量监测装置研究设计
FPGA构建高性能DSP
    在数据通信和图像处理这样的应用中,需要强大的处理能力。当最快的数字信号处理器(DSP)仍无法达到速度要求时,唯一的选择是增加处理器的数目,或采用客户定制的门阵列产品。现在,设计人员有了新的选择,可采用现场可编程门阵列(FPGA)来快速经济地完成设计。采用现场可编程器件不仅缩短了产品上市时间,还可满足现在和下一代便携式设计所需要的成本、性能、尺寸等方面的要求,并提供系统级支持。 FPGA的方案选择     幸运的是,需要高性能DSP功能的便携式设备设计者还有其它选择。最近FPGA开始达到了应用所要求的成本竞争力。优选的FPGA方案可用来处理计算量繁重的高端DSP算法,同时还可为设计提供可编程逻辑解决方案
[嵌入式]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved