Mentor 宣布推出适用于三星 8LPP 和 7LPP 工艺技术的 工具和流程

发布者:乐观向前最新更新时间:2017-06-01 关键字:验证套件  测试芯片 手机看文章 扫描二维码
随时随地手机看文章

Siemens 业务部门 Mentor 今天宣布,已与三星电子合作推出各种适用于三星 8LPP 工艺技术的 Mentor 设计和验证工具及流程。在 EUV 光刻时代到来之前,最具竞争力的扩展优势将源于 8LPP。相较于 10LPP 工艺,8LPP 的性能实现了进一步提升。针对 8LPP 推出的工具包括 Calibre® 物理验证套件、Mentor® Analog FastSPICE™ (AFS™) 定制和模拟/混合信号 (AMS) 电路验证平台,以及 Nitro-SoC™ 布局和布线 (P&R) 电子设计平台。这些 Mentor 解决方案可用于三星 8LPP 工艺技术生产流片的设计和 Sign-off。


此外,Calibre 套件的核心模块现可支持使用 EUV 光刻的 7LPP 工艺技术,其中包括 Calibre nmDRC™、Calibre nmLVS™、Calibre xACT™ 和 Calibre PERC™ 软件。这些 Calibre 设计套件可用于三星 7LPP 工艺技术的初始测试芯片和知识产权 (IP) 创建。 


“三星代工厂将一如既往地提供业界最具竞争力的工艺技术。我们与 Mentor 之间的协作可确保推出合格的工具,从而让我们的共同客户能够充分利用三星代工厂的工艺产品,并开发出卓越的设计,”三星电子代工厂设计部门高级副总裁 Jaehong Park 说道。“Mentor 推出适用于 8LPP 和 7LPP 的工具,是我们双方长期合作关系的有力佐证,并且我们将继续携手共进,力争让设计人员可以胸有成竹地实施、验证、测试和交付设计。” 


业界领先的 Calibre 平台中已涵盖多种适用于 8LPP 工艺技术的工具,三星也已经开始启用这些工具,以此确保设计人员能够快速从容地成功完成流片。 


• Calibre nmDRC 和 Calibre nmLVS 工具可帮助设计团队验证和优化其设计,以满足三星 8LPP 工艺要求。这两种工具提供了准确的创新型物理和电路验证功能,可应对日益增长的版图复杂性和严苛的先进节点设计性能要求。

• Calibre Pattern Matching 功能可以让设计人员应用各种可视性几何图形分析,快速准确地执行复杂的验证任务,例如跨多个实例且对配置有精确要求的验证,以及光刻热点识别。 

• Calibre xACT 平台提供了无可匹敌的寄生参数提取精度和性能,可自动使用集成的场解算器来计算(以阿托法拉级的精度)复杂三维结构的寄生参数,同时采取可高度扩展的并行处理方法为包含数百万实例的设计优化性能。 

• Calibre PERC 可靠性平台采用独特集成的方法对物理版图和网表进行分析,从而自动进行复杂的可靠性检查。 

• Calibre YieldEnhancer 产品,特别是其 SmartFill 和工程变更单 (ECO)/Timing-Aware Fill 功能,可帮助设计人员通过知识产权 (IP)、模块和全芯片之间的多项设计变更来控制设计平坦度,从而确保设计能够满足制造工艺平坦化要求,并符合流片排程。它还可以使设计人员能够应用版图布局的增强功能(例如通孔优化),进而提高制造的成功率。 

• Calibre LFD™ 工具,基于 Mentor 的工艺窗口建模、掩膜合成、光学邻近效应修正 (OPC) 和分辨率增强 (RET) 的生产部署解决方案,可准确地对光刻工艺的影响进行建模,从而预测实际“已制造好的”版图尺寸,识别潜在光刻问题,以及帮助设计人员优化良率和产品可靠性。 

• 由于设计团队可同时处理多个可制造性设计 (DFM) 方案,因此他们可使用配有 Calibre YieldAnalyzer 工具的三星 DFM 评分和分析解决方案来简化折衷决策流程,例如通孔冗余检查。此外,三星还支持整合 Calibre Pattern Matching 解决方案的良率减损图形识别和修正,以便提供从制造成果到客户设计流程的快速反馈。为了进一步确保客户能够快速找到 DFM 问题并予以解决,Mentor 和三星还宣布推出 Calibre DFM Explorer 功能。 


为了让片上系统 (SoC) 设计人员能够胸有成竹地完成电路验证、物理实现和 IC 测试,三星在其 8LPP 设备模型和设计套件中启用了 AFS 平台。我们的共同客户依靠 AFS 平台,在验证模拟、射频、混合信号、内存和定制数字电路上,提供比传统 SPICE 仿真器速度更快的纳米级 SPICE 精度验证。 


Nitro-SoC P&R 系统支持在三星 8LPP 工艺技术中进行网表到 GDSII 的物理实现。这个技术节点支持各种创新型技术,包括多重曝光布线层的高级设计规则检查 (DRC) 规避、收敛时序的掩膜和层优化,以及智能库管脚接入功能,因此可获得优化的功率/性能/占位面积 (PPA) 结果。客户能够获取各种功能,包括基于多拐角多模式 (MCMM) 的占位面积优化、基于多 VDD 的全面低功率流程、与 Calibre Sign-off 的本机集成,以及可缩短周转时间的全面并行化。


“我们与三星代工厂的合作并不仅仅是为了提供符合最低要求的工具,”Mentor Design-to-Silicon 事业部副总裁兼总经理 Joe Sawicki 说道。“我们联合推出的解决方案还可让我们的共同客户充分利用三星的工艺产品,以在初始流片和硅生产两方面获得成功,从而在无晶圆厂公司和三星代工厂之间架起至关重要的连接桥梁。” 


关键字:验证套件  测试芯片 引用地址:Mentor 宣布推出适用于三星 8LPP 和 7LPP 工艺技术的 工具和流程

上一篇:澜起科技发布津逮(TM) CPU软硬件参考开发平台
下一篇:如何判断芯片程序不正常的原因

推荐阅读最新更新时间:2024-05-03 01:13

边界扫描在带DSP芯片数字电路板测试中的应用
0 引言 在现代雷达系统中,带有DSP(数字信号处理器)芯片的数字电路板应用很广。DSP芯片基本支持IEEE 1149.1标准,并且在电路板中形成了边界扫描链,支持边界扫描测试。 在DSP电路板中有这样一类集成电路,它们属于非边界扫描器件,位于电路板边缘连接器和由DSP芯片形成的边界扫描链之间。这部分器件的功能测试难以进行。首先,这些带DSP的电路板有独立的时序,所以不能单独采用传统的通过外部接口输入测试矢量的方法进行测试;其次,边界扫描测试只能对与DSP芯片相连的引脚进行互连测试,可检测短路故障,但是难以进行功能测试。 本文采用边界扫描测试技术与传统的测试方法相结合,为这类器件的功能测试提供了一种新的选择。 1测试方法
[测试测量]
边界扫描在带DSP<font color='red'>芯片</font>数字电路板<font color='red'>测试</font>中的应用
华为巴龙5000芯片率先完成5G测试,支持NSA/SA两种模式
在今天的“2019年IMT-2020(5G)峰会”上,IMT-2020(5G)推进组组长王志勤表示,华为海思的巴龙5000芯片可支持NSA/SA两种模式,并已完成从室内到外场的全部网络测试。 王志勤称,从目前给出的设计来看,面向SA/NSA两种制式的就是华为海思的巴龙5000芯片和MTK的Helio M70芯片,其中华为完成了该款芯片从室内功能到外场性能上的全部网络测试。MTK只完成了室内测试,室外测试仍在进展中。高通X50仅支持NSA。紫光展锐的测试正在启动中。 据悉,巴龙5000是全球首款单芯多模5G基带,基于7nm工艺制程打造,不仅支持5G SA独立及NSA费独立组网,还支持4G、3G、2G网络,是目前最强的5G基带。而
[手机便携]
基于TMSF240芯片的内部FLASH自测试方法
  飞控计算机CPU模块的处理器通常选用PowerPC或X86系列,CPU模块设计有专门的FLASH芯片,为保证飞控程序存放的正确无误,FLASH测试必不可少。而智能接口模块的处理器通常选用TMSF240、TMSF2812等,采用片内FLASH存放自己的程序。这部分FLASH的自测试常常被忽视,而这是飞控系统不能容忍的。本文介绍了一种基于TMSF240芯片内部FLASH的自测试方法。   1 问题描述   在CPU处理器无自带FLASH空间的情况下,我们选用市场上专用的FLASH芯片,通过硬件设计该FLASH芯片的每一个地址空间都是可以访问的,我们可以指定不同的区域存放不同的内容。FLASH芯片的自测试也有很多种方法,目前较普遍
[测试测量]
基于TMSF240<font color='red'>芯片</font>的内部FLASH自<font color='red'>测试</font>方法
PDF采用Quartz进行测试芯片的物理验证
    微捷码(Magma)设计自动化有限公司日前宣布,的集成电路(IC)制造工艺生命周期良率改善技术及服务提供商PDF Solutions公司正在使用微捷码Quartz DRC物理验证系统用于领先代工厂的45、40、32和28纳米工艺Characterization Vehicle (CV)测试芯片的开发。PDF Solutions是在成功完成一家领先半导体制造商的大量CV测试芯片的验证后才扩大了对微捷码物理验证产品的使用,用到的验证产品包括Quartz DRC和Quartz LVS。采用这些经过物理验证的CV测试芯片,PDF Solutions可与客户共同合作来改善以这些先进工艺实现的IC的良率。     “Quartz产
[焦点新闻]
利扬芯片科创板上市申请获受理,致力集成电路测试服务
4月17日,上交所正式受理了广东利扬芯片测试股份有限公司(以下简称“利扬芯片”)科创板上市申请。 工艺涵盖8nm、16nm、28nm等先进制程 招股书显示,利扬芯片是国内知名的独立第三方集成电路测试服务商,主营业务包括集成电路测试方案开发、12英寸及8英寸等晶圆测试服务、芯片成品测试服务以及与集成电路测试相关的配套服务。 自成立以来,利扬芯片一直专注于集成电路测试领域,并在该领域积累了多项自主的核心技术,已累计研发33大类芯片测试解决方案,可适用于不同终端应用场景的测试需求,完成超过3,000种芯片型号的量产测试。公司自主研发设计的条状封装产品自动探针台、3D高频智能分类机械手等集成电路专用测试设备已运用到公司的生产实践中。公
[手机便携]
利扬<font color='red'>芯片</font>科创板上市申请获受理,致力集成电路<font color='red'>测试</font>服务
苹果在测试A13芯片显示器
据外媒9to5Mac报道,知情人士透露,苹果内部正在测试一款搭载A13芯片的新款显示器。 这款显示器的开发代号为 J327,但目前尚不清楚有关技术规格的详细信息,知情人士表示,该显示器将搭载苹果自家的芯片,即与iPhone 11同款的A13芯片,其具有神经计算引擎,可以加速机器学习。 在显示器中内置CPU/GPU可以帮助Mac提供高分辨率显示,而无需使用电脑芯片资源,此外显示器芯片与电脑芯片相结合,可以为运行复杂图形任务提供更高的性能。 早在2016年就有传言称,苹果正在开发内置GPU的显示器,而这款采用A13芯片的显示器有很大可能会替代Pro Display XDR
[手机便携]
集成式比特误码率测试仪的原理、功能及在FPGA芯片调试中的应用
随着高速数字系统的发展,高速串行数据被广泛使用,内嵌高速串行接口的FPGA也得到大量应用,相应的高速串行信号质量的测试也越来越频繁和重要。通常用示波器观察信号波形、眼图、抖动来衡量信号的质量,Xilinx提供的IBERT(Integrated Bit Error Ratio Tester)作为一种高速串行信号测试的辅助工具,使得测试更便捷,其具有不占用额外的I/O管脚和PCB空间、不破环接口信号的完整性、无干扰、使用简单和价格低廉等特点。 1 IBERT简介 IBERT是Xilinx提供用于调试FPGA芯片内高速串行接口比特误码率性能的工具,具备实时调整高速串行接口的多种参数、与系统其他模块通信及测量多通道误比特率等功能,支持
[测试测量]
集成式比特误码率<font color='red'>测试</font>仪的原理、功能及在FPGA<font color='red'>芯片</font>调试中的应用
利用ATE集成解决方案应对下一代芯片测试平台需求
一般来说,测试设备占地面积大,功耗大,并产生很大的热量需要及时冷却,自动测试设备的机械结构、功耗以及设备制冷都需要很高的成本。如果能把ATE的多种功能高度集成到一块芯片上,就能大大降低上述成本。通过这种高度集成,还能减少使用的元器件数目、PCB板面积、电源消耗、组装调试成本以及失效率。 典型ATE系统测试程序一般由手动开发或通过CAD工具自动生成,测试程序被装入到ATE系统以下几个部分: ● 向量存储器:用来存储向量数据 ● 向量发生器:用来控制高速向量发生 ● 时序发生器:用来产生高速精确的时钟边沿 ● 波形格式发生器:用来把向量数据和时序信息与一定的波形格式组合起来生成实际的波形 ● 错误处理器:用来判断测试中被测芯片
[测试测量]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved