单MIPS内核真的可避免多媒体和网络应用多内核设计？

MIPS Technologies日前推出了一款具有“虚拟CPU”结构的下一代内核，该公司相信此内核能够避免面向多媒体和网络应用的多内核设计。

这款90纳米、500MHz、32位的MIPS34K实际上是早期MIPS24中带DSP扩展的扩展集，被MIPS称为对称多线程。该内核整合了几个硬件虚拟处理元件和一个可选的质量服务逻辑模块，用于实时的确定性操作。MIPS34K内核采用两个虚拟处理元件(VPE0和VPE1)，包含总共5个线程-context(TC)模块。

据MIPS34K产品营销经理Vivek Sardana表示，在需要混合DSP和RISC操作及使用超过一个操作系统的嵌入消费应用中，这种集成应比MIPS24K的性能提高多达两倍。

MIPS34K工程总监Darren Jones表示：内部测试显示，并行运行几种EEMPC基准的新内核比连续运行基准的早期625MHz内核速度快60%。这一速度提升仅采用了两个线程，并且对缓存没有什么影响。硅片成本只有该72平方毫米裸片的14%。

伯克莱设计技术公司(BDTI，Berkeley Design Technology Inc.)DSP分析师Kenton Williston表示，MIPS设计使困扰几乎每项微处理器设计的一大瓶颈的影响最小化：与存储器延迟引起线程丢失、流水线停顿和其它因素有关的流水线内在的无效率性。RTOS供应商ExpressLogic市场副总裁John Carbone表示：“在现实世界里，许多时间浪费在循环执行时没有可用数据，因为缓存线路正在载入或者CPU正在修复缓存丢失。”

为了重新捕获丢失的循环，并利用最小数量的额外硅片，MIPS多线程结构在硬件中保留了多重context，因此当有丢失的循环时，该处理器能够切换到另一个context，发挥处理器流水线内空白位置的作用。

但Kenton Williston指出，MIPS34K并非适合所有多媒体网络密集应用。Express Logic的Carbone也对该方法的可扩展性提出质疑：TC和VPE的数量增加无需显著增大内核的裸片面积？这种方法能令集成多个VPE/TC-enabled 34K内核设计受益吗？