机载数字视频记录系统的软、硬件设计

摘要：通过嵌入式计算机PC104对MPEG A/V编码芯片SZ1510进行配置和控制，可以缩短研制高性能航空机载环境下数字式彩色视频记录仪的开发时间。文中详细介绍了该机载数字视频记录系统的软、硬件设计思想及注意事项。 关键词：SZ1510；视频记录；PC104；新型飞机 机载视频记录系统在飞行员的日常训练中发挥着十分重要的作用。该系统可以实时记录飞行器的飞行及训练过程中的各种信息，能够直观、真实的反映飞行员在空中的飞行和操作情况。通过地面回放设备的回放，飞行员可以准确地把握自身的不足并及时改进，从而提高训练水平。但由于视频信号数据量大，技术要求高，国产飞机大多没有信息监视和记录系统。为了提高我军战机的作战性能研制一种信息监视和记录系统迫在眉睫。 随着大规模集成电路的发展，采用数字图像压缩技术实现高压缩比、高质量的图像数字压缩记录系统已成为可能。数字化的记录方法可以将视频数据经过压缩记录在大容量的存储器上，并能有效消除噪声、增加记录时间、加快拷贝和复制速度，快速回放和查找，同时还可以快速地通过计算机网络进行传送。基于以上原因，笔者为某新型飞机研制了高性能的适于航空机载环境的数字式彩色视频记录系统。本记录系统的核心芯片选用以色列Ｚｅｐａｘ公司的ＳＺ１５１０ ＭＰＥＧ－１编码芯片。 １ 工作原理 图１所示是本记录系统的结构组成示意图。整个系统由三大部分组成，即压缩控制部分、存储部分和电源部分三大模块。其中压缩部分由一路ＭＰＥＧ－１音视频压缩电路和控制单元ＰＣ－１０４组成，主要功能是实现对输入音视频信号的数字压缩。存储部分由大容量硬盘组成，用于完成对压缩数据的长时间记录。电源部分负责对各模块电路提供电源。 在系统启动时，主控计算机首先对压缩卡进行初始化，当设置好ＭＰＥＧ－１压缩格式及数据速率后，压缩卡开始工作，并在主控计算机的控制下将压缩后的图像数据写入硬盘。在工作过程中，主控计算机还将不断监视相关信号，并在图像中加入相应的标志，直到接收到关机信号，系统自动结束压缩卡的工作，并关闭主机。 ２ 系统硬件设计 整个系统的核心是以色列Ｚｅｐａｘ公司的ＳＺ１５１０ ＭＰＥＧ－１编码芯片，它由ＰＣ１０４控制，另外，该系统还包括ＰＣＩ桥芯片ＰＬＸ９０３０以及视频解码芯片ＳＡＡ７１１３等。 ２．１ ＳＺ１５１０芯片简介 Ｚｅｐａｘ公司的ＳＺ１５１０ＩＣ内部采用可编程的专业硬件体系结构，它可以高效使用存储器，并能合理进行资源分配。内核采用ＴＩ公司的ＴＭＳ３２０Ｃ５４Ｘ高性能ＤＳＰ来完成ＭＰＥＧ１音频编码、解码以及ＣＤ格式的音／视频流的组合，同时进行一般的系统控制。 该芯片具有功能多、功耗小、温度范围宽等特点，其组成电路如图２所示。它主要由运动估计与补偿单元、ＤＣＴ与反ＤＣＴ变换单元、可变长编码单元、控制单元、ＳＤＲＡＭ接口单元、通用总线接口单元组成。内部的压缩处理完全采用流水线结构，开机后只需简单的初始化即可独立工作，同时自动送出压缩好的数据。外部电路的时钟为２７ＭＨｚ，工作电压为３．３Ｖ。 系统中的视频压缩有三种比特率可供选择，其中恒定比特率需要填充冗余，最大比特率不需要填充冗余，而可变比特率的压缩质量比较恒定，但比特率可变。音频压缩部分支持３２４４．１及４８ｋＨｚ取样率以及音频ＰＣＭ、实时ＭＰＥＧ１２层音频编码等。 ２．２ ＰＣ１０４计算机简介 考虑到控制单元的体积、可靠性和控制能力，可选用嵌入式计算机ＰＣ１０４作为主控单元。根据视频压缩的特点，推荐选择安普公司的ＡｍｐｒｏＰ５Ｅ／２６６产品，该产品温度特性好、功能强大、可靠性高、软硬件移植方便且易于调试。 ３ 软件设计 ＳＺ１５１０共有１２８个寄存器，每个寄存器都有一个索引号。外界对这些寄存器的访问都是通过ＩＯＡＲＩ／Ｏ Ａｄｒｅｓｓ Ｒｅｇｉｓｔｅｒ和ＩＯＤＲ（Ｉ／Ｏ Ｄａｔａ Ｒｅｇｉｓｔｅｒ）来完成的。访问时首先将这个寄存器的索引号写入ＩＯＡＲ然后将要写的数据写入ＩＯＤＲ，这样，ＳＺ１５１０即可自动把数据送到某个寄存器。 主机访问ＳＺ１５１０是通过ＰＬＸ９０３０进行的。对ＰＬＸ９０３０中寄存器的访问通常是按内存方式进行的，其方法是常规段加偏移方式。不过，它的寄存器访问总线宽度有的是１６ｂｉｔｓ（如０ｘ４ｃ），有的是３２ｂｉｔｓ（如０ｘ５０），具体可参考有关文献（５）。 ３．１ 硬件初始化 对系统硬件的初始化主要是初始化ＰＬＸ９０３０和ＳＺ１５１０。ＰＬＸ９０３０的初始化比较简单，一是使能中断，向寄存器０ｘ４ｃ中写入０ｘ００４１，二是对ＰＬＸ９０３０的Ｌｏｃａｌ ｂｕｓ进行软复位，即先将寄存器０ｘ５０的第３０位置１，再将其置０。 ＳＺ１５１０的初始化过程如下： （１）向中断使能寄存器写入０ｘ４０，以使能Ｒｅａｄｙ中断； （２）等待ＳＺ１５１０的Ｒｅａｄｙ中断； （３）等到Ｒｅａｄｙ中断后，向ＳＺ１５１０的０ｘ１Ｅ寄存器写入０ｘ０Ａ，设置它内部的ＤＳＰ时钟为９４．５ＭＨｚ； （４）向０ｘ０１３寄存器写入０ｘ５５，对ＳＺ１５１０进行软复位； （５） 向中断使能寄存器０ｘ０Ｃ写入０ｘ４０使能Ｒｅａｄｙ中断； （６） 等候ＲＤＹ中断； （７） 待Ｒｅａｄｙ中断后对ＳＡＡ７１１３进行初始化； （８） 对ＳＺ１５１０进行软复位，即向０ｘ０Ｂ寄存器写入０ｘ５５，同时向０ｘ０Ｃ寄存器写入０ｘ４０； （９） 等待Ｒｅａｄｙ中断，等到后向ＳＺ１５１０的内部ＤＳＰ装载二进制代码； （１０）进行ＳＺ１５１０内部视频压缩核的二进制代码装载。 ３．２ ＳＺ１５１０二进制代码的装载 ＳＺ１５１０ 内部有一段程序空间，可用来装载二进制代码。这段空间以块（Ｂｌａｎｋ）为单位，每块的大小是２５６字节。 用于视频编码核的二进制代码的装载空间为０ｘ０００～０ｘ００４和０ｘ００ｃ等六个块，共１．５ｋ字节代码。具体装载的步骤如下： （１） 向０ｘ２Ｅ寄存器写０ｘ０１，表示外部的ＳＤＲＡＭ是１Ｍ%26;#215;１６ｂｉｔｓ； （２） 向０ｘ０Ｃ寄存器写０ｘ０３，使能ＦＩＦＯ Ｒｅａｄｙ 和 Ｅｎｄ ｏｆ Ｄａｔａ中断； （３） 向０ｘ１１寄存器写０ｘ１，设定工作模式为内部内存写模式； （４）向０ｘ１０写０ｘ２０，设定ＳＺ１５１０下转第１０页（上接第６页）输出数据的ＦＩＦＯ大小为２５６字节； （５）对每块程序空间进行二进制代码装载，具体过程如下： ●向０ｘ０８寄存器写０ｘ０４，发送开始命令； ●等待Ｒｅａｄｙ中断，清除Ｒｅａｄｙ中断； ●向Ｄａｔａ ｉｎ寄存器０ｘ０１写２５６个字节； ●等待Ｅｎｄ ｏｆ Ｄａｔａ中断，然后清除中断； （６）查程序空间的代码是否装载完毕，如没有，回到（５）继续装载。 ３．３ ＳＺ１５１０视频数据的获取 ＳＺ１５１０内部有一个２５６字节的ＦＩＦＯ。一旦该ＦＩＦＯ满，即产生一个ＦＩＦＯ Ｒｅａｄｙ中断，以通知主机读取ＦＩＦＯ中的数据，然后通过２５６次读Ｄａｔａ ｏｕｔ寄存器来完成数据传输。 ４　注意事项 ＳＺ１５１０芯片的ＰＬＬ ＰＣＢ设计要求如下 （１）应用设计ＥＭＩ滤波装置以减少ＶＤＤＡ的电源噪声。 （２）ＬＰＦ到ＳＺ１５１０的整体电路管脚长度应当小于０．５英寸。 （３）设计ＰＣＢ时，外部ＬＰＦ应尽量接近封装脚。 （４）ＶＤＤＡ和ＶＳＳＡ端应接０．１μＦ的旁路电容以减少噪音。