全新 IAR Embedded Workbench for RISC-V 支持 Andes CoDense™扩展

发布者:EE小广播最新更新时间:2022-11-17 来源: EEWORLD关键字:IAR  RISC-V  Andes  晶心科技 手机看文章 扫描二维码
随时随地手机看文章

IAR Embedded Workbench for RISC-V 3.11 版支持 AndeStar™ V5 RISC-V 处理器的 Andes CoDense™ 扩展,以帮助嵌入式开发人员缩减代码尺寸、提高应用性能


瑞典乌普萨拉 - 2022 年 11 月 17 日 - 嵌入式开发软件和服务的全球领导者 IAR Systems® 宣布其最新版本的 IAR Embedded Workbench for RISC-V 3.11版现已完全支持 Andes Technology(晶心科技)旗下 AndeStar™ V5 RISC-V 处理器的 CoDense™ 扩展。CoDense™ 是处理器 ISA(指令集架构)的专利扩展,能够帮助 IAR 的工具链生成紧凑的代码,从而节省目标处理器上的闪存,而在之前版本中已实现支持的 AndeStar™ V5 DSP/SIMD 和性能扩展则有助于提供更高的应用性能。AndesCore™ RISC-V CPU IP 推出后不久,IAR Systems 就率先适配支持,以便为客户提供完整的开发工具链,包括强大的 IAR C/C++ 编译器™ 和全面的调试器(符合 ISO 26262 的功能安全认证版本也有全面的调试器)。


image.png


晶心科技是 RISC-V International的创始成员之一,也是高性能/低功耗 32/64 位嵌入式处理器 IP 解决方案的领先供应商。此次晶心科技和 IAR Systems 联合推出的解决方案及其强大的安全应用设计方法将帮助客户加速开发,包括认证过程,从而加快他们的产品上市时间。AndeStar™ V5 中新加入的 CoDense™ 扩展是 Andes 在可扩展 RISC-V 标准指令基础上扩展的代码量压缩功能。该扩展功能已经在使用 AndeStar™ V3 处理器的超过 100 亿颗 SoC 中得到了验证。除了对 CoDense™ 的支持,最新 3.11 版本的 IAR Embedded Workbench for RISC-V 还将支持带有“P”扩展的 0.9.11(Packed-SIMD 指令的标准扩展)以及增强的 SMP(对称多处理)和 AMP(非对称多处理)多核调试。此外,开发人员肯定会喜欢专门为 Visual Studio Code 开发的新 IAR Build 和 IAR C-SPY Debug 扩展,方便他们利用 IAR Systems 的强大工具,在 Visual Studio Code 编辑器中构建和调试他们的代码。


久经考验的 IAR Embedded Workbench 以其一流的代码体积优化功能,在众多 RISC-V 开发者中久负盛名,旨在帮助企业使用体积更小的芯片或为现有平台增加更多的功能。由于代码是利用工具链的先进优化技术生成的,因此在 EEMBC 认证实验室的 CoreMark 测试中,其表现出令人信服的快速代码和行业领先的性能。内含的 C-SPY 调试器使开发人员能够完全实时地控制应用,其中包括使用复杂的断点、Profiling、代码覆盖、带有中断的时间线和功耗记录。而完全集成的代码分析工具确保代码能够符合特定的标准,如 MISRA C(2004 年和 2012 年),以及最佳编程实践,如CWE 和 CERT C 安全编码标准。此外,还有功能安全开发认证版本的 IAR Embedded Workbench for RISC-V,该版本配有安全报告和安全指南,适用于十个不同的标准,例如汽车或工业应用。


晶心科技总裁兼首席技术官 Charlie Su 博士表示: “我们很高兴 IAR Systems 能为 AndeStar™ V5 RISC-V 处理器提供全面的支持,特别是对专利 CoDense™ 扩展的增强。CoDense™ 将代码密度大幅增加了两位数,因此受到 MCU 或 IoT 应用的欢迎。我们预计 IAR Embedded Workbench 与 AndeStar™ V5 RISC-V 扩展的强强联手,能为 RISC-V 社区提供高达 30% 的性能提升。” 


IAR Systems 首席技术官 Anders Holmberg 表示:“得益于与晶心科技的密切合作,我们很早就为 AndeStar™ V5 DSP/SIMD 和性能扩展提供了支持,现在又将完全支持 Andes CoDense™,在 RISC-V C 扩展之上实现了代码量的压缩。在代码尺寸和性能之间取得平衡,将大幅提升产品或项目的总投资回报率。有了 CoDense™ 的支持,我们将赋能用户,帮助他们实现这种平衡。”


如需了解关于 IAR Embedded Workbench for RISC-V 的更多信息,该工具套件的功能安全认证版,以及 IAR Systems 为 RISC-V 提供的整体服务, 此外,IAR Systems还在国内设立了直销团队,为客户提供快速、专业、本地化的技术支持服务,致电 021 - 6375 8658 联系我们了解更多信息。


关键字:IAR  RISC-V  Andes  晶心科技 引用地址:全新 IAR Embedded Workbench for RISC-V 支持 Andes CoDense™扩展

上一篇:AWBlock 是什么?
下一篇:5个千兆网口,将有什么样高速网络传输体验?——米尔MYD-J1028X开发板实测分享

推荐阅读最新更新时间:2024-11-11 10:20

中国RISC-V产业联盟大会召开,正式公布第一批联盟会员名单
2018年10月17日,“中国RISC-V产业联盟和上海集成电路行业协会RISC-V专业委员会正式成立大会暨RISC-V产业化高峰论坛”顺利举行。 200余位来自政府机构和产学研界人士,见证了中国RISC-V产业联盟和上海集成电路行业协会RISC-V专业委员会的成立。 2018年7月20日,上海市经济信息委最近发布了《上海市经济信息化委关于开展2018年度第二批上海市软件和集成电路产业发展专项资金(集成电路和电子信息制造领域)项目申报工作的通知》,开始将从事RISC-V相关设计和开发的公司作为扶持对象,这也是国内第一个和 RISC-V 相关的扶持政策,说明上海市政府认可 RISC-V 的先进性、开放性以及逐渐完
[嵌入式]
中国<font color='red'>RISC-V</font>产业联盟大会召开,正式公布第一批联盟会员名单
IARAVR中断服务程序问题
今天调试程序遇见了一个IARAVR中断服务程序的问题:this kind of pragma may not be used... 花了一个小时调试发现的问题差点令我崩溃。 以定时计数器0中断服务程序为例: #pragma vector=TIMER0_OVF_vect _interrupt void Timer0(void) { 。。。。。 。。。。。。。 } 调了很长时间也没发现错误,当参见官方实例,一不小心发现interrupt前要加两个“下划线”。我勒个去。。。 #pragma vector=TIMER0_OVF_vect __interrupt void Timer0(void) { 。。。。。 。。。。。。。 } 对
[单片机]
利用NXP S32DS和IAR for Arm加快基于NXP S32K3 MCU的汽车软件开发
利用NXP S32DS和IAR Embedded Workbench for Arm加快基于NXP S32K3 MCU的汽车软件开发 一个如何充分结合原厂MCU开发环境与业内领先软件工具优势来加速关键任务应用开发的案例 随着市场需求和汽车行业不断推进电动化、网联化、智能化和共享化等 “新四化” ,工程师将会面对越来越多的软件开发项目,去用高性能的、获得车规级和功能安全认证的MCU开发相关应用。将MCU供应商匹配提供的MCU开发环境,与业内领先的开发工具相结合,将会给开发人员带来开发效率和成果性能的大幅提升。本文以在汽车行业被广泛使用的 S32K系列32位Arm Cortex汽车MCU为例 ,来介绍通过整合利用其S32DS开
[嵌入式]
利用NXP S32DS和<font color='red'>IAR</font>  for Arm加快基于NXP S32K3 MCU的汽车软件开发
RISC-V要被美国管制,会有哪些影响?
RISC-V架构一直以开源闻名,因拥有自主可控性,被公认是国产发展的主要方向,成为越来越多国产的最佳选择,也逐渐实现从“Arm的备胎”变为“主角”的蜕变。与此同时,其简单、开源、易移植、模块化、经济性、稳定性的特性广受业界青睐。 目前RISC-V已经成为产业链不可或缺的一环,已有上百款SoC量产芯片、有里程碑式的软件及应用支持、并能支持杀手级应用,逐步攻入主流市场。 但在大步向前的如今,美国又盯上了这项技术。 王兆楠丨作者 付斌丨编辑 电子工程世界(ID:EEWorldbbs)丨出品 RISC-V是下一个战场? 据路透社报道,近日多名美国议员打着所谓“保护国家安全”的旗号,要求拜登政府采取行动,限制美企参与合作
[嵌入式]
<font color='red'>RISC-V</font>要被美国管制,会有哪些影响?
IAR+STM32固件库 启动文件startup_stm32f10x_hd.s功用及注释
概况: STM32库版本:V3.5.0 startup_stm32f10x_hd.s文件模块功能: 设置初始堆栈指针; 用ISR异常处理程序地址来设置向量表条目; 配置系统时钟,配置安装在STM3210E-EVAL板子上被用作数据内存外部sram; 设置初始PC程序计数器 指向__iar_program_start代码段地址。 在这个文件中的模块被包含在libs库中,可能被替换通过任何用户定义的模块--被PUBLIC定义的_program_start或者用户定义的一个开始标识; 为了覆盖在库中定义的cstartup,只需添加被修改版本到 工作台项目; 矢量表通常是位于地址0; 当在RAM中调试时,矢量表位于ra
[单片机]
<font color='red'>IAR</font>+STM32固件库 启动文件startup_stm32f10x_hd.s功用及注释
IAR全面支持旗芯微车规级MCU,打造智能安全的未来汽车
中国上海,2024年10月18日 — 在全球汽车电子快速发展的今天,IAR与苏州旗芯微半导体有限公司(以下简称“旗芯微”)联合宣布了一项激动人心的合作—— IAR Embedded Workbench for Arm 9.60.2版本现已全面支持旗芯微车规级MCU,为汽车行业提供更高效、更安全、更智能的开发解决方案。 作为国内车规级MCU领域的领先者,旗芯微专注于打造高性能、高功能安全的MCU解决方案,以满足不断增长的汽车市场需求。公司核心团队是国内唯一具备完整8/16/32位车规级MCU开发能力的本土团队,致力于提供高算力、符合功能安全标准的车规级MCU,且所有产品均通过了车规AEC-Q100及其他严格的可靠性测试。
[嵌入式]
<font color='red'>IAR</font>全面支持旗芯微车规级MCU,打造智能安全的未来汽车
RISC-V架构的AI芯片将无处不在
RISC-V 是一种于 2010 年首次推出的免费和开源计算机指令集架构,它的采用正像火箭一样起飞,其大部分燃料来自对人工智能和机器学习的需求。根据研究公司Semico的数据,到 2027 年,至少包含部分 RISC-V 技术的芯片数量将以每年 73.6% 的速度增长,届时将生产约 250 亿颗 AI 芯片,收入将达到2910 亿美元。 Dave Ditzel 表示,从几年前还是一个新兴想法到今天,这一增长令人印象深刻,但对于AI来说,这也代表了翻天覆地的变化,他的公司Esperanto Technologies创造了第一个高性能 RISC-V AI处理器,旨在与AI推荐系统中强大的GPU竞争的处理器。根据 Ditzel 的说
[嵌入式]
IAR学习】学习笔记
1、怎么生成.map文件: 4、IAR编译器默认支持的指针变量最大为0xFFFF,如果超过0XFFFF,则需要再OPTION内进行设置。Project-- Option-- General-- Target-- Data model选择Large。 原文有图片,请到原文看: http://www.52solution.com/bbs/redirect.php?tid=1128&goto=lastpost IAR学习笔记(摘抄) IAR for AVR 学习笔记(1)--数据类型 数据类型(编译器支持 ISO/ANSI C 基本数据类型和一些附加数据类型) 1.1. 整型数据 bool 数据类
[单片机]
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
随便看看

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved