多核提升下一代基站性能

发布者:Serene123最新更新时间:2011-06-02 关键字:处理器  多核  基站 手机看文章 扫描二维码
随时随地手机看文章

    智能电话的广泛普及和无处不在的3G/4G无线网络接入不断推动全球无线流量的快速增长。数据流量进一步增长,而语音流量则基本持平。据预测数据显示,今后几年间数据流量每年的增幅将达 150%,这意味着网络带宽需求每18个月就要翻一番。无线运营商希望新型芯片解决方案不仅能够高效满足上述增长需求,同时还要在不影响服务质量的情况下支持最新网络对于带宽的需求。

    针对基站的系统应用优化

    未来的基站对处理功能的要求更高,同时还要降低功耗并缩小尺寸。不妨设想一下LTE eNodeB 站需要支持的L1、L2和L3处理功能。如图1所示,L1模块负责天线接口管理、物理通道存取和测量。L2模块负责报头压缩 (RoHC)、加密、不同支持协议的分段/重组以及所需的多路复用。L3 模块则负责处理控制和传输层的需求,如 IPsec 与流量管理、BTS 模块管理、PMIPv6 以及 MIPv6 等。

    展望新一代基站的前景,片上系统 (SoC) 方案拥有毋庸置疑的重要性,因为使用分立式组件再也无法满足 LTE 乃至今后更高标准对时延与确定性的要求。即便在 SoC 界限内,设计人员也同样面临着实现最佳架构与实现最优解决方案之间的权衡取舍问题。

    传统多核方案与非对称多核方案的对比

    面对日益复杂的基站需求,我们该如何进行选择?

    传统的异构多核解决方案进一步发展将有助于解决 LTE 乃至更高标准带来的挑战。不过这种方法的功耗和确定性性能仍是待完善的问题,同时资源争夺问题也会造成麻烦。非对称多核解决方案模型倾向于用少量通用处理核心来处理需要较高软件灵活性的功能,同时用大量的硬件加速器来处理尽可能多的任务。硬件任务调度软件可管理核心与加速器之间的任务流。这种方法通常能将功耗减半并提升效率,因为所有必需的功能块都包含在同一SoC中。

    非对称多核解决方案可最大限度地提高核心与加速器的利用率。相对于传统多核SoC而言,非对称多核SoC的设计工作更加复杂,不过一旦设计完成,非对称多核SoC就会给系统设计提供“量身打造的”方案,以将通用处理核心的要求减轻一半。

    LSI Axxia 通讯处理器非对称多核架构示例

    以下部分以 LSI Axxia 通讯处理器为例,介绍可从硬件加速获益的4个不同领域。

    ·智能分组引擎

    无线应用领域的一个主要需求就是查找分组报头并在执行所需的报头修改后进行数据包路由。在非对称多核SoC中,硬件引擎无需CPU干预就能满足上述要求,从而将CPU核心从庞大的计算负荷中解放出来。就 LSI Axxia通讯处理器而言,这些引擎支持树形最长前缀分类、ACL(访问控制列表),而且在完全由硬件管理表格添加/删除/更新情况下能支持基于哈希的线速状态协议学习。同时,可对校验和进行检查并对输入流量进行 CRC 检验的 PIC(数据包完整性检查),也可作为该模块的一部分在硬件中提供支持。此外,作为协议处理的一部分,统计数据收集、状态管理、计时器维护和动态资源分配等也都由可同时支持数百万个通讯流的硬件进行管理。
 

    ·流量管理器

    由于精细粒度通讯流在高速连接设置、断连和服务质量 (QoS)方面有较高要求,因此无线网络节点需要具备高级流量管理功能。基于硬件的流量管理器支持数百万个通讯流,可通过多级调度层级识别并管理通讯流,因此能够很好地满足有关需求。由于调度任务的复杂性可能非常高,因此调度程序应通过可动态调节的软硬件结合方式支持多种不同的策略,其中包括加权轮叫 (Weighted Round Robin)、加权赤字轮叫 (Weighted Deficit Round Robin)、加权公平队列 (Weighted Fair Queuing) 等。此外,硬件还需要支持多播、队列成形以及策略制定等功能。

    ·线速安全协议处理器

    与安全相关的处理需求非常多,会占用大量通用 CPU处理能力。但基于通用CPU核心的解决方案存在吞吐能力的不稳定问题。

    LSI Axxia通讯处理器中基于硬件的安全协议处理器可处理 6Gbit/s的流量,而 SoC上4个通用CPU 核心的负载为零。LSI Axxia处理器在SoC中包含两个用于处理 IPSec与DPI要求的独立硬件加速器引擎,从而可将起相同作用的通用核心彻底解放出来。DPI 硬件引擎也包含在 LSI ACP中,支持可用于过滤包含病毒和垃圾邮件的恶意流量的正则表达式扫描,并能对用于扫描的规则集进行动态更新。

    ·支持高效 SoC 通讯

    就传统多核处理器而言,传入的流量始终由 CPU核心接收。上述核心将接收到的部分流量路由至加速器引擎进行处理,然后再将处理后的流量回收至核心,从而实现部分任务的核外处理。LSI Axxia除了几个硬件加速器模块之外还有4个 PowerPC 核心。为了能够高效路由片上流量,Axxia 通信处理器采用能实现任意流量路由的LSI虚拟管线技术。流量可从输入端口直接路由至硬件加速引擎,再路由到下一个加速引擎,传输路径完全取决于特定流量的处理需求,与是否使用CPU核心无关。

    根据系统对每个数据包制定的各种分类决策,每个数据包或通讯媒体流在离开ACP之前都可经过引擎与CPU核心的任意路由组合。这种灵活性非常强大与便捷,有利于设计流经器件的通讯流。

关键字:处理器  多核  基站 引用地址:多核提升下一代基站性能

上一篇:40nm 芯片年内发布 海外成展讯2G发展重心
下一篇:基站射频卡时钟树需要注意的问题

推荐阅读最新更新时间:2024-05-07 16:28

英特尔展示低能耗概念处理器或催生太阳能PC
据国外媒体报道,英特尔当地时间周四展示了一款代号为Claremont的低能耗概念处理器,可能催生依靠太阳能供电的PC。 英特尔首席技术官贾斯廷·拉特纳(JustinRattner)在英特尔开发者论坛(以下简称“IDF”)上发言时表示,由于能耗只有10毫瓦,Claremont可以依靠太阳能电池运行。 拉特纳表示,Claremont也被称作近阈值电压 处理器,可能不会进入商业化生产阶段,但相关技术可能被应用在其他处理器和芯片中。Claremont是英特尔实验室一个旨在将芯片能耗降低5倍、使计算设备具备一直开机功能的项目的一部分,它还有助于英特尔实现降低运行并行处理应用的能耗的目标。 Claremont是一款试验性的奔腾处理器,配置在
[新能源]
高通正式发布10nm骁龙835处理器
    集微网消息,2016年11月17日,Qualcomm Incorporated(今日宣布,其子公司Qualcomm Technologies, Inc.(QTI)和三星电子有限公司延续双方十年之久的战略性晶圆代工合作,将采用三星10纳米FinFET制程工艺打造Qualcomm Technologies最新款顶级处理器——Qualcomm®骁龙™835处理器。 在下一代顶级处理器中采用三星先进制程的决定,突显了Qualcomm Technologies作为移动平台技术领军企业的不懈努力。 Qualcomm Technologies. Inc.产品管理高级副总裁Keith Kressin表示:“我们非常高兴继续与三星合作,
[手机便携]
华为AI音箱Mini 拆解:性能完美,体验良好
最近,华为在智能音频领域再进一步,推出了旗下继华为AI音箱的第二款智能音箱产品—华为AI音箱mini。相较于华为AI音箱,华为AI音箱mini在造型更加小巧。 这么小巧的机身,内部的构造及用料如何,是否会因为较小的机身尺寸而向设计及做工妥协?为了一探究竟,我们对华为AI音箱mini进行了拆解,一起来看看。 一、华为AI音箱mini开箱 包装盒的正面很简洁,封面的主体为产品的45°俯视渲染图,左上方写有产品的名称:华为AI音箱mini,名称下方注有特色功能:海量音乐,有问必答,家居控制,智能电话。右上方则是华为的花瓣logo。 包装盒的侧面特写,写有华为AI音箱mini的支持的相关语音内容及智能家居品
[嵌入式]
华为AI音箱Mini 拆解:性能完美,体验良好
魅族MX将采用4核处理器 效果图曝光
    魅族官方论坛消息,J.Wong在销声匿迹将近一个月之后又放出了重磅消息。根据J.Wong最新帖子显示,魅族下一款手机MX将会在今年9月底发布,支持换壳,其中16GB版本为双核处理器,32GB版本则直接用上四核处理器。     魅族并未透露具体的处理器型号,从目前各家移动处理器厂商的路线图来看,魅族使用Tegra 2和Tegra 3的可能性较大,其中Tegra 2方案已经非常成熟,Tegra 3也是呼声最高的四核处理器。当然采用高通方案也不是没有可能,如果你相信魅族真的用的是四个核心的处理器而不是什么伪四核。     另外还需要注意发布时间,如果真的是9月份,将会有两种情况:首先是16GB版本和32GB版本一起发布,
[手机便携]
AMD推出全新锐龙7 5800X 3D 首款采用3D V-Cache技术处理器
近日,AMD推出全新处理器锐龙7 5800X 3D,该处理器也是AMD首款采用3D V-Cache技术的处理器。 据称,与同类产品相比,这些处理器可提供卓越的性能,并将很快发布。根据AMD的说法,带有3D V-Cache的新处理器已成为世界上最快的游戏处理器。 3D V-cache技术,是通过将SRAM叠加在CPU上面,通过铜对铜混合键合,以及硅通孔(TSV)进行数据的通信,实现3D小芯片叠层,极大的提升芯片的缓存大小和带宽,如此大大缩小缓存到芯片以及各组件之间的距离,很好的解决了MCM设计因为距离远而导致的数据传输延时,性能提升不高的问题。 这项技术增加了64MB的额外缓存,这款最新的处理器配备了32MB的L3缓存,
[手机便携]
AMD推出全新锐龙7 5800X 3D 首款采用3D V-Cache技术<font color='red'>处理器</font>
华为获得中国首张5G基站设备进网许可证
近日,工业和信息化部颁发中国首个5G无线电通信设备进网许可证。华为率先获得首张5G基站设备的进网许可证。 此证的颁发标志着华为5G基站设备可以支持中国规模部署,正式接入公用电信商用网络。 此前华为创始人任正非先生在一场论坛上表示,从今年十月份起,华为5G基站的出货量将到达每月5000台。值得注意的是,这些基站不含任何美国生产的零部件,而且不比使用美国零部件的基站差。这也说明华为的5G基站已经能够量产。 现在的华为已经在全球获60多个5G商用合同,发货40多万个5G基站,这个成绩显然是非常出色的。 据悉,华为5G设备采用Massive MIMO技术,实现全场景的5G网络覆盖和容量提升需求,为用户带来极致的超高清视频、
[手机便携]
Ramtron发布8位8051内核MCU,性能比肩16位MCU
非易失性铁电存储器(FRAM)和集成半导体产品供应商及开发商Ramtron International日前发布其高速的8051内核MCU——VRS51L2070。高达40MIPS 的速度和诸如DSP计算等丰富功能使得8位MCU在功能和速度上都能赶超16位MCU。 Ramtron加拿大公司总经理Iry Lustigman表示:“VRS51L2070满足了当前市场对于高性能MCU的要求。无需采用全新硬件构架,无需过多关注全新代码,高性能的MCU将在提高系统性能的同时将系统成本降至最低。” VRS51L2070是Ramtron Versa 8051 MCU系列的最新产品,这款高集成度高性能系统级芯片(SOC)结合了速度高达40MIPS
[新品]
量子处理器上首次造出任意子,有望促进容错量子计算机开发
据《自然》网站9日报道,美国Quantinum量子计算公司研究人员称,他们首次在量子处理器上“制造出”了任意子(anyons),这一成果有望促进容错量子计算机的研发。相关报告已经提交论文预印本网站。 H2量子处理器。 图片来源:《新科学家》网站 组成物质世界的基本粒子通常根据其携带的自旋分为两类:自旋为整数的玻色子(如光子)和自旋为半整数的费米子(如电子),但1977年两位挪威科学家提出一个令人惊讶的新理论:在二维空间中存在某种粒子,其行为服从介于玻色统计和费米统计之间的新的分数统计。美国物理学家、诺贝尔物理学奖得主维尔泽克将这类准粒子命名为任意子。 物理学家预测,当任意子交换位置或相互循环(编织)时,准粒子的量子态就
[嵌入式]
量子<font color='red'>处理器</font>上首次造出任意子,有望促进容错量子计算机开发
小广播
最新网络通信文章
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved