EZchip将推全球首款100核64位ARM A-53芯片

    EZchip日前表示，将准备开发一款可以与博通、Cavium及英特尔竞争的服务器及通信系统处理器，不过该处理器将采用ARM架构，使用100颗64位A53内核。这颗采用28nm制程，2017年之后量产的处理速度高达200Gb/s的 Tile-MX100 的性能将超过大多数竞争对手。
 
    该芯片是基于Tile-Gx多核架构，该技术源自2014年EZchip收购的Tilera，新的Mx相比过去的Gx系列，除了内核全部改用ARM之外，新一代产品还采用了EZchip专有的数据传输管理模块，该技术可使EZchip的产品有别于众竞争对手。
 
    EZchip市场总监Bob Doud表示：“尽管我们是ARM阵营的后来者，但我们希望能够有亮点，能够设计出有特色的产品。”
 
    Linley Group高级分析师Tom Halfhill表示：“该产品是我们知道的业界首款公开宣布的ARM v8架构100核处理器。”
 
    在以前的CoreMark跑分中，Tile-Gx使用了71核的测试结果为231 CoreMarks/MHz。
 
    今年晚些时候，Cavium将发布其包含48个ARM 64位内核的ThunderX单线程处理器，博通将于明年量产16nm基于ARM多线程处理器，目前博通现有的XLP980拥有20个MIPS内核，采用4线程架构。
 
    分析师Halfhill表示：“EZchip将利用更好的架构优势去弥补工艺制程的劣势，EZchip曾表示其架构领先博通和Cavium两年以上。”

   
 
    Doud预测博通下一代芯片将拥有“大规模多线程”，将会与英特尔的至强展开硬碰硬的竞争，相比之下，EZchip的目标是辅助至强做通信加速器而不是取代它。
 
    Tilera是在被EZchip收购后才开始采用ARM架构，此前其一直采用MIT开发的多核mesh结构处理器，是因为“商业核要么太大要么功耗太高”。
 
    期初Tilera设计的是32位处理器，客户寥寥，当期2009年推出64位Tile-Gx后，收获了大约50个design win，其中包括Cisco的视频电话会议系统。
 
    Tile-Mx支持1TB DDR4，内部高速缓存达40Mb，支持3个PCI-E接口，以太网带宽最高支持到200G，其流量处理器最多可以每秒处理3亿包及25万个队列，内嵌的MPipe包处理器使用C语言编程。
 
    A53是ARM 64位家族中的低端产品，“尽管他们并不是业界最高性能的内核，但如果把它们封装在一起，将是业界最好的。”Doud表示。