中兴通讯选用Stratix II FPGA，用于新的TD SCDMA远程射频单元-电子工程世界

　　Altera公司日前宣布，中兴通讯（ZTE）在新的TD SCDMA远程射频单元(RRU)中选用了Stratix II FPGA。Stratix II器件完成了ZTE RRU的所有主要数字中频(IF)功能。

　　此次发布之后，Altera已经在全世界范围内实现了所有主要无线空中接口标准的产品化。TD-SCDMA是中国第三代(3G)移动电信标准，被3GPP标准组织所采用。该标准的发展越来越受到电信行业的关注，更多的组织参与其中。此外，由于TD-SCDMA的智能天线需求，RRU将得到广泛应用。

　　ZTE RRU产品在功能和性能上达到了一个新高度。AlteraStratix II器件实现的功能可能需要多个ASSP才能完成，具有电路板面积、可靠性以及功耗优势。而且，Stratix IIFPGA支持RRU远程现场硬件更新，而这是ASSP无法实现的。

　　ZTE TD-SCDMA总工程师齐俊表示：“灵活的Stratix II FPGA不但具有很高的功效，而且性价比非常好，结合Altera成熟的数字IF知识产权，与功能固定的ASSP相比，这一组合提供了更好的解决方案。Altera帮助我们按时完成了具有挑战性的开发计划，并保持竞争优势，同时，其HardCopy ASIC还是优化成本和功耗的最佳手段。”

　　Altera通信业务部高级总监Arun Iyengar说：“Stratix II器件的灵活性和性能使其成为ASSP的最佳替代方案。在快速发展的TD SCDMA市场上能够与ZTE这样的一流企业进行合作，我们感到非常高兴。利用轻松的HardCopy ASIC移植，Altera所具有的功耗、性能、灵活性以及成本优势是任何其他芯片供应商所无法企及的。”

关键字：Stratix FPGA SCDMA Altera 射频单元中兴通讯 RRU ZTE 引用地址：中兴通讯选用Stratix II FPGA，用于新的TD SCDMA远程射频单元

上一篇：诺基亚新款N82型智能手机出炉
下一篇：GSM仍占手机标准主导地位

推荐阅读最新更新时间：2024-05-03 11:00

基于FPGA的光电抗干扰电路设计的解决方案

　　红外密集度光电立靶测试系统是一种新型的用于测量低伸弹道武器射击密集度的测试系统，既测试无须进行任何特殊处理的金属弹丸，又可测试非金属弹丸，更有反映灵敏、精度高而稳定、操作简单、容易维护等优点，已被许多靶场投入使用。　　光电靶的基本原理是：当光幕内的光通量发生足够大的变化时，光电传感器会响应这种变化而产生电信号。这就是说，一些非弹丸物体在穿过光幕时也会使得光幕内光通量发生变化以至光电传感器产生电信号。从原理上，这种现象并非异常，而对测试来讲则属于干扰。在具体靶场测试中，当干扰严重时会导致测试根本无法进行。因此，如何排除干扰，保证系统的正常运行，是一个必须解决的问题。　　理论分析　　光电靶在工作时，光电传感器响应光幕

[工业控制]

阿里云选择Xilinx部署FPGA云加速服务F2

电子网消息，All Programmable技术和器件的全球领先企业赛灵思公司今天在2017杭州·云栖大会上宣布，阿里巴巴旗下云计算公司阿里云在其最新款的FPGA加速服务中选择了赛灵思。作为全球第三、中国最大的云计算提供商，阿里云为超过100万客户提供高性能、弹性的计算服务。基于赛灵思FPGA的全新F2实例，让阿里云客户能够加速数据分析、基因组学、视频处理和机器学习等各种工作负载。面对指数级增长的计算需求和日渐落伍的CPU技术，当今的云提供商们正迅速朝着加速的计算架构大步迈进。FPGA加速器兼容基于CPU的架构，并可以协同服务器CPU一起提供性能和功耗效率。据阿里云最近发布的数据显示，其F2实例的处理效率比CPU高达30倍，

[半导体设计/制造]

电动汽车厂颤抖吧，3D可以打印汽车了

3D打印技术已经变得越来越常见、越来越成熟，我们生活中的许多物品已经可以通过3D打印技术直接制造。小到玩具、食物，大到房屋，几乎所有的东西都可以通过3D打印来完成，现在就连可以在马路上正常行驶的汽车也可以通过3D打印直接制造了。这款3D打印电动汽车名叫strati，是美国亚利桑那州localmotors公司通过3D打印技术在为期6天的2014年国际制造技术展览会上制造的，打印零部件和组装共花费44个小时。它只有40个零部件，而传统汽车零部件超过2万个，最低售价1.1万英镑（约合人民币11万元）。 strati的最高时速可达56公里，电池可支撑其行驶193到243公里。尽管被称之为首款3D打印的汽车，但是事实上并非所有的零

[嵌入式]

51单片机ucos ii任务切换汇编代码分析(1)

ucos中任务切换函数都是汇编写的，属于“需移植”文件，这个汇编文件名一般叫做：OS_CPU_A.ASM 要想看懂任务切换的原理，首先遇到的第一个难点，就是OS_CPU_A.ASM这个汇编文件里的一大堆不常见的汇编伪指令，搞懂这些指令是搞懂程序原理的第一步。这篇文章先只分析这些汇编指令。这个文件为ucos操作系统提供了4个API函数，分别是： PUBLIC OSStartHighRdy;函数功能：切换到已就绪的任务横纵优先级最高的那个任务中去 PUBLIC OSCtxSw ;函数功能：一般的上下文切换，ContextSwitch，上下文切换又叫任务切换 PUBLIC OSIntCtxSw ;函数功能：在

[单片机]

集成式电源管理单元简化基于FPGA的系统

医疗和仪器设备（如便携式超声设备和手持式仪器）的趋势也是尺寸越来越小，要求在更小的面积上以更有效的方式为FPGA、处理器和存储器供电。典型的FPGA和存储器设计需要密度非常高的电源，它能以快速瞬变响应输送大电流以便为内核和I/O电源轨供电，同时通过低噪声轨为锁相环(PLL)等片内模拟电路供电。电源时序至关重要，应确保FPGA在存储器使能之前上电并运行。带精密使能输入和专用电源良好输出的稳压器支持电源时序控制和故障监控。电源设计师通常希望将同一电源IC用在不同应用中，因此，必须能够改变电流限值。这种设计重用可大幅缩短产品上市时间——任何新产品开发流程中的关键要素之一。考虑具有1路12 V输入和5路输出的FPGA的多轨电源管理常见设

[电源管理]

FPGA助力高端存储器接口设计

高性能系统设计师在满足关键时序余量的同时要力争获得更高性能，而存储器接口设计则是一项艰巨挑战。双倍数据速率SDRAM和4倍数据速率SDRAM都采用源同步接口来把数据和时钟(或选通脉冲)由发射器传送到接收器。接收器接口内部利用时钟来锁存数据，此举可消除接口控制问题(例如在存储器和FPGA间的信号传递时间)，但也为设计师带来了必须解决的新挑战。关键问题之一就是如何满足各种读取数据捕捉需求以实现高速接口。随着数据有效窗越来越小，该问题也益发重要；同时，更具挑战性的问题是，如何让接收到的时钟与数据中心对准。基于FPGA、ASIC和ASSP控制器的设计所采用的传统方法是使用锁相环或延迟锁定环电路，以保证在源时钟和用于捕捉数据的时钟间具

[嵌入式]

基于FPGA的DS/CDMA解扩解调模块设计与实现

在CDMA通信系统中，用于基站信号转发的接收机是一个核心模块，一台接收机只是处理一路用户的解扩解调显然是不合理的，为了提高接收机的效率和降低成本，有必要设计一种多路CDMA信号通用解扩解调平台。而FPGA具有功能强大，开发工程投资小，周期短，可反复编程修改，保密性能好，开发工具智能化等优点，本项目决定采用FPGA作为设计平台；本文首先建立了CDMA信号的扩频调制与解扩解调系统模型，然后提出设计这样一个多路CDMA信号通用解扩解调平台。该平台将保证处理CDMA解扩解调的通用性，既可以将此平台用在CDMA信号蜂窝基站的建设上，也可以用在CDMA卫星地面的基站建设上。　　图1 DS/CDMA解扩解调系统原理框图 1 DS/CDM

[应用]

AMD将用FPGA干什么？

近日，AMD 已经完成了对 Xilinx 的收购，由于过去一年半时间里 AMD 的股价上涨，最终成本接近 490 亿美元，而不是最初在 2020 年 10 月宣布该交易时预计的 350 亿美元。现在，随着 AMD 获得监管机构的批准并花光了所有“钱”——稀释后的市值与实际现金不同，但你可以用它买东西——很自然，收购完成后， CPU 和GPU 设计人员不仅可以使用作为 Xilinx 器件核心的 FPGA 可编程逻辑，还可以使用在所有 FPGA 混合中变得普遍的晶体管硬块，例如 DSP 引擎、AI 加速器、内存控制器、I /O 控制器和其他类型的互连 SerDes。 AMD 需要很长时间才能建立一支工程师团队，这些工程师团队

[半导体设计/制造]

热门资源推荐
热门放大器推荐

小广播

热门活动

换一批

■2024 瑞萨电子MCU/MPU工业技术研讨会——深圳、上海站，火热报名中

■罗姆有奖直播 | 重点解析双极型晶体管的实用选型方法和使用方法

■STM32N6终于要发布了，ST首款带有NPU的MCU到底怎么样，欢迎小伙们来STM32全球线上峰会寻找答案！

■免费下载 | 安森美电动汽车充电白皮书，看碳化硅如何缓解“里程焦虑”！