772所为天舟四号提供CPU、FPGA及刷新电路等航天芯产品

最近项目需要在STM32F103板子上移植uCOS-III系统，移植过程参考安富莱STM32F407之uCOS-III教程，参考网址 移植uCOS-III系统 虽然教程是关于F407的板子，但大体是相同的。为了省事，我直接在原来的工程中加上uCOS-III源代码。首先在工程目录下创建一个uCOS-III文件夹，然后把安富莱的uCOS-III代码拷贝到新建的uCOS-III文件夹中，对应的目录如下： 这里我把原来uCOS-III下Ports和Source目录分开为uCOS-Ports和uCOS-Source。uCOS-User目录存放的是安富莱User目录下文件，是需要自己配置修改的一些文件，这里把bsp.h、bsp.c文件

AMD CEO苏姿丰在接受摩根大通的采访时对AMD今年以及未来几年的CPU市场份额进行了预测，苏姿丰表示预计随着今年AMD锐龙处理器的全面铺货，今年预计AMD的桌面处理器市场份额能够占到20%，而移动处理器的市场份额将会达到18%。 苏姿丰表示未来随着AMD处理器的日益成熟，理想情况下AMD处理器的市场份额可以达到最高40%，而现在专业统计机构Mercury Research在2017年底发布的统计报告显示，AMD CPU的市场份额已经从8%提升至12%。 　　 AMD计划在台北电脑展期间将会公布第二代线程撕裂者处理器，预计采用12nm制程工艺，同时在频率以及内存性能上有所提升。同时AMD计划在2019年推出基于全新7n

一、双核心的由来 　　所谓双核心处理器，简单地说就是在一块CPU基板上集成两个处理器核心，并通过并行总线将各处理器核心连接起来。双核心并不是一个新概念，而只是 CMP (Chip Multi Processors，单芯片多处理器)中最基本、最简单、最容易实现的一种类型。其实在RISC处理器领域，双核心甚至多核心都早已经实现。CMP最早是由美国斯坦福大学提出的，其思想是在一块芯片内实现SMP(Symmetrical Multi-Processing，对称多处理)架构，且并行执行不同的进程。早在上个世纪末，惠普和IBM就已经提出双核处理器的可行性设计。IBM 在2001年就推出了基于双核心的POWER4处理器，随后是Sun和

在有些单片机的应用系统中，并不需要CPU运行在多高的频率。在低频率下运行，芯片的功耗会大大下降。因此希望单片机能提供这个功能，STM8单片机确实有这个功能，并且修改也非常方便。 下面的实验程序首先将CPU的运行时钟设置在8MHZ，然后快速闪烁LED指示灯。接着，通过修改主时钟的分频系数和CPU时钟的分频系数，将CPU时钟频率设置在500KHZ，然后再慢速闪烁LED指示灯。通过观察LED指示灯的闪烁频率，可以看到，同样的循环代码，由于CPU时钟频率的改变，闪烁频率和时间长短都发生了变化。 同样还是利用ST的开发工具，生成一个汇编程序的框架，然后修改其中的main.asm，修改后的代码如下。 stm8/ #inc

CPU(Centralprocessingunit)是现代计算机的核心部件，又称为“微处理器”。对于PC而言，CPU的规格与频率常常被用来作为衡量一台电脑性能强弱重要指标。Intelx86架构已经经历了二十多个年头，而x86架构的CPU对我们大多数人的工作、生活影响颇为深远。 CPU 它是计算机的核心部件，计算机进行信息处理可分为两个步骤： 将数据和程序(即指令序列)输入到计算机的存储器中。从第一条指令的地址起开始执行该程序，得到所需结果，结束运行。CPU的作用是协调并控制计算机的各个部件执行程序的指令序列，使其有条不紊地进行。因此它必须具有以下基本功能： a)取指令：当程序已在存储器中时，首先根据程序入口地址取出一条程序，为此要

前言 在上一篇文章中《程序是如何在 CPU 中运行的(一)》笔者讲述了程序中一条一条指令以及一条一条数据是如何在 CPU 中运行的，在本文笔者将以 ARM Cortex M3 的内核为背景分析指令是如何有序的执行。 寄存器组介绍 为了更好地介绍指令是如何在 ARM Cortex M3 内核中运行的，在这里先介绍一下 ARM Cortex M3 的寄存器组，引用 ARM Cortex M3 权威指南的一张图，图片如下： 如上图所示，寄存器组主要包含四种类型的寄存器，分别是： 通用寄存器：用于数据操作 堆栈指针：堆栈指针有两个，但是在任一时刻只能使用其中的一个。 主堆栈指针：复位后默认使用的堆栈指针，用于操作系统内

        英特尔CPU供货短缺为PC产业带来冲击，业界普遍预估至明年年中前缺货的情况都难以缓解，不过，英特尔内部针对供货进行排序，除高阶产品、品牌市占外，部分取得官方单位或教育机构标案之业者，也有机会列入供货优先名单中，业界预期， 将带动PC业者加码参与标案的积极度，以争取更稳定的出货。           依目前PC业者获得的CPU供货顺序信息来看，英特尔将服务器、数据中心及IoT物联网相关应用类产品列于优先供货列表中，另在PC产品类别方面，高单价的高阶及电竞机款，也优于于一般消费机种供货。 若以品牌市占来看，包括HP（惠普）、DELL（戴尔）及Lenovo（联想）等一线大厂皆列在前面顺位，其后为台湾双A宏碁（2353）及

DR2(Double Data Rate 2，两倍数据速率，版本2) SDRAM，是由JEDEC标准组织开发的基于DDR SDRAM的升级存储技术。 相对于DDR SDRAM，虽然其仍然保持了一个时钟周期完成两次数据传输的特性，但DDR2 SDRAM在数据传输率、延时、功耗等方面都有了显著提高，而这些性能的提高，主要来源于以下技术的提升：ODT，Post CAS，4n数据预取，封装等。 　　 * ODT 　　 ODT(On-Die Termination)，即芯片内部匹配终结。 　　 在DDR SDRAM应用中，需要通过大量的外部电阻上拉到VTT电平(1.25V)以实现信号匹配，以16位芯片为例，以下信号需要通过这种方式进行匹