DSP正在朝节电方向发展

发布者:程序界的行者最新更新时间:2006-01-13 来源: 互联网关键字:DSP  低功耗 手机看文章 扫描二维码
随时随地手机看文章

      随着对移动设备需求的增加以及对多媒体数字信号处理操作依赖性的增加,一个全行业范围的清算运动正在来临。DSP架构传统上是以高能耗来追求更高的信息处理速度,但现在正越来越受到功耗的制约。

      用于音频和视频的解压缩算法是DSP运算密集型的算法,面向照相机功能的压缩和图像进一步改进功能的算法也是如此。与此同时,高清晰度视频用机顶盒所需的计算功率带来供电和散热问题,甚至使得这个传统的插在墙上电源插座的应用也变得对功率敏感起来了。

      从理论上看,这个问题挺简单。数字电路的功耗来自两个基本的方面:一个是来自逻辑转换的动态功耗,另一个是CMOS晶体管中各种泄漏机制产生的静态功耗。如果你停留在一种保守的工艺上,那么就几乎可以忽略后者而只关注动态功耗。

      动态功耗依次消耗在可确认的区域上。一般而言,功耗最大的操作是那些快速信号跨越芯片边界的操作。在数字系统中,存储器访问和I/O活动常常占核心功耗的一大半。在逻辑芯片内部,功率主要耗散在时钟树、逻辑转换和功率栅格IR压降上(大概呈递减顺序)。

      但是如果从理论转向实际系统,功率实际上如何消耗以及如何对它进行控制,则在很大程度上取决于算法、软件实现和基本架构决策。

      芯片设计团队在控制功耗时要解决的关键问题之一就是信号处理架构。众所周知,一个固定功能硬件的效率总是比一个可编程硬件的要高。“专用硬件,如果做的合适,应该比任何可编程方法更高效,”飞利浦TriMedia公司首席处理器设计师Jan-Willem van de Waerdt声称。当然,问题难就难在你并不总是能等到算法完全确定并可用硬件实现后才去设计一个芯片。

      这就留下了其它多种选择。常识告诉我们最糟糕的一种选择就是传统的标量或超标量DSP。这些架构大约是一个时钟周期执行一条指令,因此它们的性能取决于高时钟频率。这意味着高工作电压下的高频率。此外,超标量架构拥有大量用于工作状态下分配处理器资源的快速控制逻辑,它们也占用了一部分功耗。

      但是根据ADI公司Blackfin DSP设计师的说法,此观点导致了一个错误的结论。他们争辩说,研制出一种对于视频译码器来说足够快、同时功耗也较低的常规模样的DSP架构是有可能的,但它需要应用开发者和架构设计师从一开始就相互协作。

      “以往的许多微架构在控制功耗的同时不牺牲性能,”ADI混合信号设计经理Jim Wilson说,“Blackfin DSP项目的头一年几乎都花在讨论算法上,目的是搞清楚时间到底花在什么地方了。这些信息使得我们设计出的新指令既可以加速这些算法的执行,又能充分降低执行这些算法所需的功耗。”

      这个概念的另一个基本示例来自于正在使常规RISC CPU适应DSP算法的设计师。同样地,在这里创建特殊指令是关键所在。

      “并行运算在节能方面起着一个主导作用,”Tensilica的技术推广Steve Leibson认为,“如果你的数据有很强的并行性,那么答案可以如同单指令多数据(SIMD)指令那样简单。这个概念很容易理解:如果你可以在一个时钟周期内同时完成多个操作,那么就可以减小时钟频率。这使得各种好事纷至沓来,如更低的工作电压、设计布局中更小的晶体管及更少的缓存器。”

      但是如何才能达到这种并行性?该答案也可能是一个取决具体应用的选择。如果数据中有丰富的并行性,SIMD指令甚或高度并行的处理单元阵列就能够对时钟频率和电压产生一个戏剧性的影响。如果这种并行性主要体现在指令级,那么仔细选择指令和一个始于类似VLIW的架构将是正确的做法。

      即使一个超长指令字(VLIW)架构也不一定是高耗能的,首先,它可以能有效降低所需的时钟频率,其次,采取周密的措施以避免架构内部不必要的功耗。

      这些技术可以在TI公司的VLIW DSP产品中得到说明。“它横跨整个范围,”TI著名的技术专家Nat Seshan解释说,“我们混合采用了一组具有不同门限电压的晶体管来限制漏电流,并积极地部署多个时钟和电压域。而且我们既在架构级也在RT级上实现时钟门控。非常重要的一点就是关断VLIW处理器中当前不工作部分的时钟信号。”

      还有一种VLIM机器的概念,因为它们有宽的指令字,在取指令时会消耗过量的电能。但是由TI和飞利浦TriMedia公司设计的内核采用了指令压缩技术,以至于无效操作不占据代码空间。

      所有这种门控需要周密的控制电路。例如,在TriMedia的内核中,指令译码器把一个模式的时钟门控信号与指令和数据一起分发。这个模式确保在随后的时钟周期中,只有对实际使用中的流水线阶段才供给时钟信号。

      目前,架构选择、积极的采用时钟和逻辑门控以及低功耗工艺正在控制着DSP硬件的功耗水平。未来,更动态的电压缩放和电压门控将会加入DSP功耗控制技术的队伍中。

      但是在任何公司的发展蓝图上都还未出现灵丹妙药。打造低功耗DSP仍将是一项艰巨的工程。

关键字:DSP  低功耗 引用地址:DSP正在朝节电方向发展

上一篇:第一页
下一篇:德国初创公司发力模拟等效电路,欲取代DSP

推荐阅读最新更新时间:2024-05-02 20:21

基于DSP的焊接电流检测系统设计
电阻焊是一种将电网的能量经转换后直接对工件进行熔合的高自动化程度的焊接方法。它广泛地应用于汽车、航空及航天等行业。随着电阻焊应用领域的不断扩展及深入,对焊接质量也提出了越来越高的要求 。 要对焊接质量进行精确控制的关键是焊接电流及其状态电流参数的在线检测。目前国内外测量电阻焊焊接电流有效值的方法有两大类,即模拟法和数字法。其中数字法中的逐点积分法检测精度高,得到了广泛的应用 。该方法会占用大量的CPU时间 ,随着计算机技术的发展,各种高速高性能处理芯片不断出现,因此本文设计了基于DSP的电流检测系统,它可以实现电流的快速准确检测。 1 系统硬件设计 电流检测系统硬件结构如图1,本系统中采用了美国德州仪器公司(TI
[嵌入式]
数字信号处理器及软件套件 提升电池性能【欧胜】
英国爱丁堡及中国深圳,2011年2月 – 欧胜微电子有限公司日前发布了其前所未有的第一款完全可编程独立音频数字信号处理器(DSP, 产品编号为WM0010),以及一系列音效增强软件,从而在提供完整高清晰度(HD)音频的征途上又迈出了新的一步。 WM0010是市面上同类产品中,率先装备了低功耗、高性能Tensilica HiFi DSP内核的产品之一。通过与应用处理器前后协同工作,它将欧胜的低功耗音频协处理器与嵌入式系统软件、算法和软件支持整合在一起,使智能电话、平板电脑和电视的制造商能够集成他们自己的软件部件来构建个性化的音频解决方案,以支持多种多样的关键应用实例。随着音频越来越多地被分离出来到独立音频器件
[嵌入式]
<font color='red'>数字信号处理器</font>及软件套件 提升电池性能【欧胜】
基于DSP低功耗高速数据采集系统
摘要:介绍了自行研制的基于DSP的低功耗数据采集系统。该系统以TMS320C5509为核心,实现了低功耗四通道同步高速数据采集。从同步ADC采集、存储器设计、DSP时钟设计以及电源设计等方面,详细阐述了基于低功耗的设计思想和实现方法。 关键词:DSP 低功耗 数据采集 随着电子技术的发展及新器件的不断涌现,电子系统在手持设备、便携医疗仪器以及野外测试仪器等领域得到了广泛的应用。在这些领域的应用中,由于客观条件的限制,通常采用电池或蓄电池为仪器设备提供电源。在这种情况下,如要实现系统长时间工作,必然对仪器设备系统功耗的要求较高,因此低功耗系统的设计在这些应用领域中得到广泛重视。 1 TMS320VC5509简介 TMS
[嵌入式]
使用事件系统和DMA来消除中断可实现超快响应时间和极低功耗
  随着嵌入式系统与外围环境的响应越来越多,需要捕获和处理数据的外设数量也暴增。微控制器通常配备ADC、DAC、PWM、多个定时器/计数器,以及大量的TWI、SPI、CAN、USB和USART通信接口。外设的增加意味着需要循环密集(cycle-intensive)的中断,而在内存和外设之间移动的数据量也会呈指数级增加。   一般来说,CPU负责处理中断和移动数据。在某些应用中,CPU的大多数时间都花费在这些活动上。例如,管理两个同步外设之间的通信和64Mbps速率的单一数据传输就需要200 CPU MIPS,并消耗240mA电流,原因是这涉及了广泛的场景关联转换和中断处理。要应对这些额外的计算负荷,就必须提高CPU时钟速率
[电源管理]
使用事件系统和DMA来消除中断可实现超快响应时间和极<font color='red'>低功耗</font>
低功耗蓝牙技术及应用研讨会9月登场
专业电子元器件代理商益登科技(TSE:3048)今日宣布携手碧德电子于9月17日在深圳举办低功耗蓝牙技术及应用推广研讨会,会议主讲者来自国际蓝牙组织、高性能模拟与混合信号IC领导厂商Silicon Laboratories等著名厂商。 本次会议将主要介绍低耗能蓝牙的发展现状和展望,并针对低耗能蓝牙的设计方法和应用,低耗能蓝牙产品中MCU和收发器的特点进行讲解,同时展示目前低耗能蓝牙样机方案。以帮助广大蓝牙用户快速了解低耗能蓝牙的特点、应用和开发方法,同时为大家创造一个充分交流沟通的平台。 蓝牙技术具有标准开放、安全、2.4 GHz 免费波段运行、手机电脑广泛支持等特点,已成为当今市场上支持范围最广泛、功能最丰富、安全可靠的近距
[手机便携]
用FPGA实现DSP与液晶显示器的快速接口
随着器件集成工艺的发展和Soc器件的出现,现在的数字系统正在越来越多地采用可编程器件设计。这样,不仅开发周期短,而且在价格和使用难易度上也显示了很大的优势。更为重要的是,还能利用器件的现场可编程特性,根据应用的要求对器件进行动态配置,简便易行地完成功能的添加或变化。 在高速的数字信号处理系统中,要涉及到大量的计算,为了提高运算速度,正大量使用DSP器件。目前的可编程器件,其时钟频率可以很高,在高速数字信号处理系统中将发挥越来越大的作用。因此,DSP+FPGA的方案正越来越多地被电子工程师们采用。 在很多的实际数字系统中,往往需要良好的用户界面,其中LCD是被大量采用的显示器件。由于LCD是典型的慢速设备(相对于DSP来讲)
[嵌入式]
DSP编程技巧---在main函数运行之前,你需要知道的
  在一个 C/C++ 程序能正常运行之前,相关的 C/C++ 运行时(run-time)环境首先要正确建立。在CCS软件编程的情况下, C/C++ 的实时运行库RTS的源程序库rts.src中包含了名为boot.c或者boot.asm的启动程序(在一些TI的例子里,则使用了CodeStartBranch.asm来完成启动工作,它会自动调用库文件中的boot.asm),用于在系统启动后调用c_int00函数,并通过其中的操作来完成运行时环境的建立。通常情况下,c_int00函数位于rts2800.lib库函数中的boot.obj(即TI官方编译boot.c或者boot.asm生成的目标文件)下,这也就是为什么我们在C2
[嵌入式]
<font color='red'>DSP</font>编程技巧---在main函数运行之前,你需要知道的
瑞萨推出兼顾超低功耗和卓越25fs-rms抖动性能的 全新FemtoClock™ 3时钟解决方案
全新卓越时钟产品,面向高性能通信和数据中心应用 2024 年 4 月 18 日,中国北京讯 - 全球半导体解决方案供应商瑞萨电子今日宣布推出适用于有线基础设施、数据中心和工业应用的全新超低25fs-rms时钟解决方案——FemtoClock™ 3,从而扩展其时钟解决方案产品阵容。 新的产品家族包含8路和12路差分输出的超低抖动时钟发生器及抖动衰减器,可为下一代高速互连系统实现高性能、简单易用和高性价比的时钟树设计。新产品的目标应用包括电信交换机和路由器、机架式数据中心交换机、医疗影像、广播音视频等。 FemtoClock 3产品具有行业领先的超低的相位噪声和抖动,可满足112Gbps SerDes速率的需要,以及在4
[半导体设计/制造]
瑞萨推出兼顾超<font color='red'>低功耗</font>和卓越25fs-rms抖动性能的  全新FemtoClock™ 3时钟解决方案
小广播
最新嵌入式文章
何立民专栏 单片机及嵌入式宝典

北京航空航天大学教授,20余年来致力于单片机与嵌入式系统推广工作。

换一换 更多 相关热搜器件
电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2024 EEWORLD.com.cn, Inc. All rights reserved